<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> stratix?10

Stratix系列FPGA電源方案設計分析

  • Stratix系列FPGA是Altera公司推出的面向高帶寬系統的可編程邏輯器件。Stratix器件具備強大的內核性能、存儲...
  • 關(guān)鍵字: Stratix  FPGA  電源  

三星推出采用英偉達圖睿2芯片的平板電腦

  •   英偉達公司與三星電子今天發(fā)布了Galaxy Tab 10.1。這款屏幕為10.1英寸的平板電腦采用英偉達圖睿(Tegra)2移動(dòng)超級芯片,因而可充分利用Android 3.0(亦稱(chēng)作Honeycomb)用戶(hù)界面。   
  • 關(guān)鍵字: 英偉達  三星  Galaxy Tab 10.1  

HT-220/10高頻開(kāi)關(guān)電源的研制

  • 摘要:使用無(wú)損吸收電路,能夠提高硬開(kāi)關(guān)PFC的工作頻率,并降低開(kāi)關(guān)損耗。應用全橋移相軟開(kāi)關(guān)技術(shù),實(shí)現了DC/DC變換器的大功率輸出。通過(guò)應用這兩種技術(shù),研制HF220/10型高頻開(kāi)關(guān)電源。
    關(guān)鍵詞:無(wú)損吸收PFC變換器
  • 關(guān)鍵字: 研制  開(kāi)關(guān)電源  高頻  HT-220/10  

Altera發(fā)布28nm器件系列產(chǎn)品

  •   為滿(mǎn)足用戶(hù)的多種設計需求,Altera公司 今天發(fā)布其28-nm器件系列產(chǎn)品,為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶(hù)提供突出不同產(chǎn)品優(yōu)勢的解決方案。   
  • 關(guān)鍵字: Altera  Stratix V FPGA  

C301 BCD-10進(jìn)制譯碼器的應用電路圖

  • C301是BCD(4線(xiàn))-10進(jìn)制(10線(xiàn))譯碼器,也是二進(jìn)制到八進(jìn)制譯碼器其邏輯功能與引線(xiàn)排列與美國RCA公司的CD4028相同,可方便也互換.C301的管腳外引線(xiàn)排列和功用如圖所示,C301的功能真值表如9.41所示.C301是BCD-十進(jìn)制或二進(jìn)
  • 關(guān)鍵字: 電路圖  應用  進(jìn)制  BCD-10  C301  

Altera Stratix V FPGA提供RLDRAM 3存儲器支持

  •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結構,降低延時(shí),高效實(shí)現FPGA業(yè)界最好的系統性能。Stratix V FPGA為網(wǎng)絡(luò )設備生產(chǎn)商提供存儲器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語(yǔ)音和數據。   Micron公司業(yè)務(wù)開(kāi)發(fā)高級經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲器專(zhuān)門(mén)設
  • 關(guān)鍵字: Altera  FPGA  Stratix  

Altera Stratix V FPGA提供RLDRAM 3存儲器支持

  •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結構,降低延時(shí),高效實(shí)現FPGA業(yè)界最好的系統性能。Stratix V FPGA為網(wǎng)絡(luò )設備生產(chǎn)商提供存儲器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語(yǔ)音和數據。   Micron公司業(yè)務(wù)開(kāi)發(fā)高級經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲器專(zhuān)門(mén)設
  • 關(guān)鍵字: Altera  Stratix  FPGA  

Altera榮獲TechAmerica基金會(huì )“美國技術(shù)獎”

  •   Altera公司(NASDAQ: ALTR)今天宣布,Stratix® IV GT FPGA榮獲TechAmerica基金會(huì )電子元器件類(lèi)的美國技術(shù)獎。TechAmerica認為Altera的Stratix IV GT FPGA在技術(shù)上非常出眾,它專(zhuān)為滿(mǎn)足當今寬帶系統的性能和系統帶寬需求而設計。   6月16號在華盛頓舉行的第八屆年度技術(shù)和政府晚宴上,Altera獲得了該獎項。在該活動(dòng)中,數百名各行業(yè)、國會(huì )和政府領(lǐng)導人慶祝了業(yè)界和政府之間的合作。美國技術(shù)獎獲獎?wù)叽砹擞蓸I(yè)界專(zhuān)家和技術(shù)同行選出的
  • 關(guān)鍵字: Altera  FPGA  Stratix  

Altera開(kāi)始量產(chǎn)發(fā)售Stratix IV FPGA系列密度最大器件

  •   Altera公司今天宣布,開(kāi)始量產(chǎn)發(fā)售40-nm Stratix? IV FPGA系列密度最大的器件。Stratix IV E EP4SE820具有820K邏輯單元(LE),非常適合需要高密度、高性能和低功耗FPGA的各類(lèi)高端應用,包括ASIC原型開(kāi)發(fā)和仿真、無(wú)線(xiàn)、固網(wǎng)、軍事、計算機和存儲應用等。此次發(fā)布后,Altera高端40-nm Stratix IV FPGA系列全部面市,所有器件都已量產(chǎn)發(fā)售。   Stratix IV E器件作為Stratix IV FPGA系列的型號之一,同時(shí)實(shí)現
  • 關(guān)鍵字: Altera  40nm  Stratix  

基于28nn Stratix V FPGA的100GbE線(xiàn)路卡設計技術(shù)

  • 基于28nn Stratix V FPGA的100GbE線(xiàn)路卡設計技術(shù),28nm Stratix V FPGA包括增強的核架構,高達28Gbps和低功耗低BER的收發(fā)器,以及硬IP區塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲器接口, Stratix V GX/GS/E 器
  • 關(guān)鍵字: 線(xiàn)路  設計  技術(shù)  100GbE  FPGA  28nn  Stratix  基于  

采用PLL(鎖相環(huán))IC的頻率N(1~10)倍增電路

  • 電路的功能很多電路都要求把頻率準確地倍增,使用PLL電路可很容易組成滿(mǎn)足這種要求的電路。例如主振頻率為1KHZ,若使用倍增器內插10個(gè)脈沖,可變成10KHZ的脈沖信號。在VCO中,即使主振頻率發(fā)生變化,也能獲得跟蹤主振
  • 關(guān)鍵字: PLL  10  IC的  鎖相環(huán)    

輸3600PPM/°C的熱敏電阻獲得10MV/°C輸出的溫度測

  • 電路的功能本電路是在有OP放大器的電橋電路中連接熱敏電阻獲得與溫度變化成正比的輸出電壓,溫度測量范圍:-50°C~+150°C。電路工作原理給電橋加上穩定的+5V基準電壓后,熱敏電阻上就會(huì )有恒定的電流流過(guò),在橋路的另
  • 關(guān)鍵字: 3600  PPM  10  MV    

可線(xiàn)性輸出10MV/°C電壓的IC溫度轉換電路

  • 電路的功能半導體CI溫度傳感器可獲得與溫度變化成線(xiàn)性關(guān)系的輸出,無(wú)須使用線(xiàn)性關(guān)系的輸出,無(wú)須使用線(xiàn)性化電路,但不能作為高溫傳感器使用。由于誤差較大,在實(shí)用中需作改進(jìn)。本電路是一種測量設備內部溫度,并有溫
  • 關(guān)鍵字: 10  MV  線(xiàn)性  電壓    

把0~10V轉換成4~20MA的電壓-電流轉換電路

  • 電路的功能以電壓形式長(cháng)距離傳輸模擬信號時(shí),信號源電阻或電纜的直流電阻會(huì )引起電壓衰減,信號接收端的輸入電阻越低,電壓衰減越大。為了提高傳輸精度,可采用電流環(huán)路――一種恒定電流輸出電路,把電壓變成電流信號
  • 關(guān)鍵字: 10  20  MA  轉換成    

把4~20MA轉換成10KHZ的隔離式電流-頻率轉換電路

  • 電路的功能雙線(xiàn)傳輸的4~40MA模擬信號電流,若要單純地轉換成電壓,只用一個(gè)250歐的電阻就可轉換成1~5V的電壓。本電路用在高噪聲電路中可起到隔離作用,它把電流轉換成0~10KHZ的頻率,然后可廉價(jià)的光耦合器輸出,如再
  • 關(guān)鍵字: KHZ  20  10  MA    
共273條 15/19 |‹ « 10 11 12 13 14 15 16 17 18 19 »

stratix?10介紹

您好,目前還沒(méi)有人創(chuàng )建詞條stratix?10!
歡迎您創(chuàng )建該詞條,闡述對stratix?10的理解,并與今后在此搜索stratix?10的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>