EEPW首頁(yè) >>
主題列表 >>
spf-pll
spf-pll 文章 進(jìn)入spf-pll技術(shù)社區
用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分
- 第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念，同時(shí)描述基本PLL架構和工作原理，另外，我們還將舉例說(shuō)明PLL在通信系統中的用途。最后，我們將展示一種運用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實(shí)用PLL電路?！ ≡诘诙糠种?，我們將詳細考察與PLL相關(guān)的關(guān)鍵技術(shù)規格：相位噪聲、參考雜散和輸出漏電流。導致這些因素的原因是什么，如何將其影響降至最低?它們對系統性能有何影響? 最后一部分將詳細描述構成PLL頻率合成器的各個(gè)模塊以及ADI頻率合成器的架構。同時(shí)還將簡(jiǎn)要總結目前市場(chǎng)上有售的頻
- 關(guān)鍵字： PLL 發(fā)射器
ADI公司集成VCO的PLL頻率合成器改善基站性能和無(wú)線(xiàn)服務(wù)質(zhì)量
- Analog Devices, Inc.，全球領(lǐng)先的高性能信號處理解決方案供應商，最近推出一款集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率合成器ADF4355，移動(dòng)網(wǎng)絡(luò )運營(yíng)商利用它可改善蜂窩基站性能和無(wú)線(xiàn)服務(wù)質(zhì)量。 集成VCO的新款PLL頻率合成器ADF4355的工作頻率可高達6.8 GHz，對于業(yè)界當前的載波頻率，如此高的頻帶可提供相當大的裕量。 設計用于蜂窩基站時(shí)，無(wú)線(xiàn)服務(wù)提供商可利用這款新型PLL頻率合成器的高工作頻率和低VCO相位噪聲來(lái)提高呼
- 關(guān)鍵字： ADI PLL
系統時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢
- 本文分析了晶振模塊和PLL合成器這兩種主要的系統時(shí)鐘源的特點(diǎn)，并重點(diǎn)闡述了PLL合成器相對于晶振模塊的替代優(yōu)勢。 在所有電子系統中，時(shí)鐘相當于心臟，時(shí)鐘的性能和穩定性直接決定著(zhù)整個(gè)系統的性能。典型的系統時(shí)序時(shí)鐘信號的產(chǎn)生和分配包含多種功能，如振蕩器源、轉換至標準邏輯電平的部件以及時(shí)鐘分配網(wǎng)絡(luò )。這些功能可以由元器件芯片組或高度集成的單封裝來(lái)完成，如圖1所示。 系統時(shí)鐘源需要可靠、精確的時(shí)序參考，通常所用的就是晶體。本文將比較兩種主要的時(shí)鐘源——晶體振蕩器(XO，簡(jiǎn)稱(chēng)晶
- 關(guān)鍵字： PLL 晶振
改善分數分頻鎖相環(huán)合成器中的整數邊界雜散狀況
- 您曾設計過(guò)具有分數頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數通道上看起來(lái)很棒，但在只稍微偏離這些整數通道的頻率點(diǎn)上雜散就會(huì )變得高很多，是吧?如果是這樣的話(huà)，您就已經(jīng)遇到過(guò)整數邊界雜散現象了 —— 該現象發(fā)生在載波的偏移距離等于到最近整數通道的距離時(shí)。 例如，若是鑒相器頻率為100MHz，輸出頻率為2001MHz，那么整數邊界雜散將為1MHz的偏移量。在這種情況下，1MHz還是可以容忍的。但當偏移量變得過(guò)小，卻仍為非零值時(shí)，分數雜散情況會(huì )更加嚴重。 采用可編程輸
- 關(guān)鍵字： VCO PLL
如何實(shí)現功率測量的“神同步”
- 我們在使用功率分析儀的進(jìn)行測試的時(shí)候，選擇合適的同步源，如果同步源設定不當，測量值有可能不穩定或出現錯誤，諧波測量模式還要選擇合適的PLL源，不少客戶(hù)經(jīng)常提出疑惑，同步源和PLL源有什么異同，他們的作用是什么? 為了能精確的計算功率等測量值，需要從采樣數據中按完整的信號周期截取數據，而原始的采樣信號有電壓和電流兩種，由于電壓和電流的信號周期不可能完全一樣，所以無(wú)論選擇電壓信號周期作為截取依據，還是選擇電流信號周期作為截取依據，都無(wú)法完美的截取完整的信號周期，怎么辦呢?從電壓電流中選擇畸變小、輸入
- 關(guān)鍵字： PLL PA6000
冗余時(shí)鐘的平滑時(shí)鐘切換——電子設計
- 摘要： 檢測到時(shí)鐘丟失時(shí)平滑切換到冗余時(shí)鐘源有助于避免系統運行中斷。 正文： 當今許多數據通信、網(wǎng)絡(luò )和計算機系統都需要實(shí)現時(shí)鐘冗余。組件或板級故障甚至簡(jiǎn)單的定期系統維護等引起的任何中斷都不應造成系統運行中斷。因此，為整個(gè)電路工作提供時(shí)序的系統時(shí)鐘必須避免因任何異常情況而中斷。帶冗余的理想時(shí)鐘發(fā)生器也必須能在檢測到時(shí)鐘錯誤或丟失的情況下從母時(shí)鐘源平滑切換到子時(shí)鐘源或晶振。 以下給出幾類(lèi)常用的冗余時(shí)鐘方案，其中包括： 動(dòng)態(tài)時(shí)鐘切換：根據這種方案，系統在檢測到母時(shí)鐘源丟失或錯誤
- 關(guān)鍵字： VCO PLL
多路SDI信號單波長(cháng)無(wú)損光傳輸
- 摘要：針對目前市場(chǎng)上越來(lái)越多針對SDI信號的應用需求，提出了多路SDI電信號單波長(cháng)光纖傳輸的實(shí)現方案，就方案中出現的由于FIFO“寫(xiě)滿(mǎn)”或“讀空”引起的SDI信號傳輸誤碼，提出了一種基于FPGA內部PLL的可控時(shí)鐘，利用該時(shí)鐘作為FIFO的讀時(shí)鐘，實(shí)現SDI信號無(wú)損傳輸。 引言 串行數字接口(Serial Digital Interface，簡(jiǎn)寫(xiě)為SDI)是針對演播室環(huán)境提出的用單根電纜來(lái)傳輸數字視音頻信號的方式。在SMTPE-259M標準中
- 關(guān)鍵字： SDI FPGA 光纖 FIFO PLL 數據還原 201503
具PLL 的5 輸出超低抖動(dòng)時(shí)鐘分配器提供獨特的多芯片輸出同步方法
- 凌力爾特公司 (Linear Technology Corporation) 推出低相位噪聲整數 N 合成器內核 LTC6950，該產(chǎn)品具超低抖動(dòng)時(shí)鐘分配輸出電路。LTC6950 非常適用于產(chǎn)生和分配具高信噪比 (SNR) 時(shí)鐘數據轉換器必不可少的低抖動(dòng)信號。當數字化或合成高模擬頻率時(shí)，保持數據轉換器時(shí)鐘低抖動(dòng)是實(shí)現出色 SNR 水平的基礎。例如，新式電子系統需要用 ADC 直接數字化 RF 和高 IF 信號。憑借 18fsRMS 抖動(dòng) (在 12kHz 至 20MHz 帶寬上)，LTC6950 保證
- 關(guān)鍵字： 凌力爾特 PLL LTC6950
X波段頻率合成器設計
- 1 引言 隨著(zhù)現代通信技術(shù)的不斷發(fā)展，對頻率源的要求越來(lái)越高。一方面，由于通信容量的迅速擴大，使得通信頻譜不斷向高端擴展;另一方面，由于頻譜資源的相對匱乏，必須提高頻譜利用率，進(jìn)而對頻率源的頻譜純度和頻率穩定度都提出了更高的要求。 在無(wú)線(xiàn)通信領(lǐng)域中,為了提高頻譜利用率，現代通信系統對頻率合成器的精度、頻率分辨率、轉換時(shí)間和頻譜純度等指標提出了越來(lái)越高的要求。頻率合成的方法主要有直接頻率合成(DS)、間接頻率合成(PLL)和直接數字頻率合成(DDS)等方案。直接頻率合成體積大、成本高, 有較
- 關(guān)鍵字： X波段 PLL VCO
C波段寬帶捷變頻率綜合器設計
- 摘要：本文介紹了一種C波段寬帶捷變頻率綜合器的設計方法，采用直接數字頻率合成器(DDS)實(shí)現頻率捷變，采用倍頻鏈路擴展輸出帶寬，通過(guò)與鎖相環(huán)(PLL)合成產(chǎn)生的本振信號混頻將輸出頻率搬移到C波段。論述了DDS時(shí)鐘電路、倍頻鏈路以及混頻部分的設計方法，并給出了達到的主要技術(shù)指標和測試結果。 引言 頻率合成器是現代通訊系統必不可少的關(guān)鍵電路， 是電子系統的主要信號源，是決定電子系統性能的關(guān)鍵設備。隨著(zhù)系統對頻率源的頻率穩定度、頻譜純度、頻率范圍和輸出頻率個(gè)數的要求越來(lái)越高，高穩定、低相位噪聲、
- 關(guān)鍵字： 變頻率綜合器 DDS PLL C波段 合成器 201410
基于FPGA的任意分頻器設計
- 1、前言 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設計，但是，對于時(shí)鐘要求不太嚴格的設計，通過(guò)自主設計進(jìn)行時(shí)鐘分頻的實(shí)現方法仍然非常流行。首先這種方法可以節省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時(shí)鐘的操作目的。 2、整數倍分頻器的設計 2.1 偶數倍分頻 偶數倍分頻器的實(shí)現非常簡(jiǎn)單，只需要一個(gè)計數器進(jìn)行計數就能實(shí)現。如需要N分頻
- 關(guān)鍵字： FPGA 分頻器 PLL
怎樣為定時(shí)應用選擇合適的采用PLL的振蕩器
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
- 關(guān)鍵字： 定時(shí)應用 PLL 振蕩器 內部時(shí)鐘 合成器IC技術(shù)
spf-pll介紹
您好，目前還沒(méi)有人創(chuàng )建詞條spf-pll!
歡迎您創(chuàng )建該詞條，闡述對spf-pll的理解，并與今后在此搜索spf-pll的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對spf-pll的理解，并與今后在此搜索spf-pll的朋友們分享。 創(chuàng )建詞條
spf-pll電路
spf-pll相關(guān)帖子
spf-pll資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473