<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> philips-xilinx

在Xilinx FPGA上快速實(shí)現JESD204B

  •   簡(jiǎn)介   JESD204是一種連接數據轉換器(ADC和DAC)和邏輯器件的高速串行接口,該標準的 B 修訂版支持高達 12.5 Gbps串行數據速率,并可確保 JESD204 鏈路具有可重復的確定性延遲。隨著(zhù)轉換器的速度和分辨率不斷提升,JESD204B接口在A(yíng)DI高速轉換器和集成RF收發(fā)器中也變得更為常見(jiàn)。此外,FPGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統并行LVDS/CMOS接口,并用來(lái)實(shí)現 JESD204B物理層。本文介紹如何快速在Xilinx?
  • 關(guān)鍵字: Xilinx  FPGA  

Xilinx宣布業(yè)界首款 16nm All Programmable MPSoC提前發(fā)貨

  •   賽靈思上周(美國時(shí)間9月30日)宣布比原定計劃提前一個(gè)季度向客戶(hù)提前交付業(yè)界首款 16nm 多處理器 SoC(MPSoC)。早期版本的 Zynq® UltraScale+™ MPSoC 能幫助賽靈思客戶(hù)立即開(kāi)始設計并提供基于 MPSoC 的系統。Zynq® UltraScale+™ MPSoC 采用臺積公司 (TSMC) 的 16FF+ 工藝打造,支持新一代嵌入式視覺(jué)、ADAS、工業(yè)物聯(lián)網(wǎng) (I-IoT) 和通信系統的開(kāi)發(fā),并可為新一代系統提供 5 倍的系統級性
  • 關(guān)鍵字: Xilinx  MPSoC  

Xilinx多重處理系統芯片提前出貨

  •   賽靈思(Xilinx)宣布提早一季為首位客戶(hù)出貨業(yè)界首款16nm多重處理系統晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶(hù)能夠開(kāi)始設計及提供基于MPSoC的系統。   Zynq UltraScale+ MPSoC采用臺積電16FF+制程,實(shí)現新一代嵌入式視覺(jué)、先進(jìn)駕駛輔助系統(ADAS)、工業(yè)物聯(lián)網(wǎng)(IIoT)以及通訊系統,提供五倍系統級功耗效能比與所有形式連結功能,并擁有新一代系統運用所需保密性及安全性。   Zynq UltraScale+ MPSoC為
  • 關(guān)鍵字: Xilinx  芯片  

Xilinx跨界擴張,五年預增5倍用戶(hù)

  • 編者按:五年來(lái),Xilinx正經(jīng)歷轉型: 從FPGA供應商到可以支持系統和軟件工程師的全可編程技術(shù)(All Programmable technology )公司,致力于未來(lái)五年內增長(cháng)5倍的潛在用戶(hù),并為此推出了多處理器SoC和一系列軟件定義的設計環(huán)境。近日該公司的戰略規劃師Steve Glaser來(lái)華,向我們解釋了其構想。
  • 關(guān)鍵字: xilinx  FPGA  全可編程  201510  

IBM和Xilinx聯(lián)手,CAPI FPGA爭奪大數據市場(chǎng)

  •   IBM和Xilinx走到了一起,IBM大中華區科技合作部業(yè)務(wù)發(fā)展總監張思民與Xilinx公司亞太區通信業(yè)務(wù)拓展高級經(jīng)理梁曉明坐到一起。當今計算遇到了瓶頸,技術(shù)障礙包括硬件編程和大數據編程;還有生態(tài)障礙。CAPI(一致性加速器處理器接口)把兩家公司的開(kāi)發(fā)人員聯(lián)系起來(lái),包括中國FPGA開(kāi)發(fā)人員5萬(wàn)人(來(lái)源:Xilinx數據),Java,C++的開(kāi)發(fā)人員4、5百萬(wàn)。   兩大陣營(yíng)在華博弈的結晶   筆者認為,這次合作的主要催化劑之一,當屬服務(wù)器CPU供應商Intel收購FPGA廠(chǎng)商Altera,與C
  • 關(guān)鍵字: IBM  Xilinx  

最牛汽車(chē)環(huán)視系統設計,實(shí)現360度無(wú)死角的安全駕駛

  •   一. 項目概述   隨著(zhù)當前國民經(jīng)濟的快速發(fā)展和人民生活水平的提高,越來(lái)越多的家庭擁有汽車(chē)作為代步工具,如何安全便捷地泊好車(chē)成為了眾多駕駛者共同面對的難題。   傳統的泊車(chē)系統主要通過(guò)三種手段使司機能夠看到汽車(chē)后方情況,這些手段分別是倒后鏡、倒車(chē)雷達和倒車(chē)攝像頭。然而,這三種手段都存在車(chē)側面這個(gè)盲區。對于一些較復雜路段,司機只能看到前后方向,而車(chē)體兩側則容易被路邊異物刮傷。   因此,對汽車(chē)360°環(huán)視系統進(jìn)行研究和開(kāi)發(fā)具有很高的前景性和應用性。本項目采用Xilinx Spartan 6
  • 關(guān)鍵字: Xilinx  FPGA  

Xilinx“OpenHW 2015”為教育與創(chuàng )業(yè)帶來(lái)一次頭腦風(fēng)暴

  •   2015年7月底,山東威海,260余名來(lái)自全國的高校師生參加了OpenHW 2015(開(kāi)源硬件與嵌入式計算論壇)。該論壇的主辦方是Xilinx(賽靈思)公司大學(xué)計劃部,協(xié)辦方是哈爾濱工業(yè)大學(xué)威海校區和依元素公司。圍繞Xilinx的教學(xué)與高校創(chuàng )業(yè)活躍  Xilinx公司研究院高級總監Patrick Lysaght指出,多年來(lái),Xilinx的大學(xué)計劃吸引了眾多高校的參與,一些高校還與Xilinx有課程共建活動(dòng)。目前,Xilinx大學(xué)計劃已培養了眾多FPGA方面的人才,例如哈爾濱工業(yè)大學(xué)已有4000名學(xué)生參
  • 關(guān)鍵字: Xilinx  開(kāi)源硬件與嵌入式計算論壇  依元素  201509  

漫談xilinx FPGA 配置電路

  •   這里要談的時(shí)xilinx的spartan-3系列FPGA的配置電路。當然了,其它系列的FPGA配置電路都是大同小異的,讀者可以類(lèi)推,重點(diǎn)參考官方提供的datasheet,畢竟那才是最權威的資料。這里特權同學(xué)只是結合自己的理解,用通俗的語(yǔ)言作一點(diǎn)描述。   所謂典型,這里要列出一個(gè)市面上最常見(jiàn)的spartan-3的xc3s400的配置電路。所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。Xc3s400是40萬(wàn)門(mén)FPGA,它的Configuration   Bitstream雖然只有1.
  • 關(guān)鍵字: xilinx  FPGA  

Xilinx“OpenHW 2015”為教育與創(chuàng )業(yè)帶來(lái)頭腦風(fēng)暴

  •   2015年7月低,山東威海,260余名來(lái)自全國的高校師生參加了OpenHW 2015(開(kāi)源硬件與嵌入式計算論壇)。該論壇的主辦方是Xilinx(賽靈思)公司大學(xué)計劃部,協(xié)辦方是哈爾濱工業(yè)大學(xué)威海校區和依元素公司,Digilent、ARM、Imagination、ADI等公司贊助。   Xilinx的發(fā)展   Xilinx公司全球大學(xué)計劃高級總監Patrick Lysaght指出,多年來(lái),Xilinx的大學(xué)計劃吸引了眾多高校的參與,一些高校還與Xilinx有課程共建活動(dòng)。目前,Xilinx大學(xué)計
  • 關(guān)鍵字: Xilinx  OpenHW   

弄潮六大趨勢,Xilinx帶你進(jìn)入未來(lái)世界!

  •   你注意到了嗎? 賽靈思官方網(wǎng)站大變臉了! http://china.xilinx.com/applications/megatrends.html   從里到外舊貌換新顏的中英文網(wǎng)站,標志著(zhù)賽靈思持續推動(dòng)的企業(yè)轉型進(jìn)入了一個(gè)新的時(shí)代,同時(shí)也意味著(zhù)賽靈思將公司的重心移向了改變我們日常生活世界的六類(lèi)重要“大趨勢”領(lǐng)域。其中包括:   1. 5G 無(wú)線(xiàn)   2. SDN/NFV網(wǎng)絡(luò )   3. 視頻及視覺(jué)   4. 先進(jìn)駕駛員輔助系統 (ADAS)   5. 工業(yè)物聯(lián)網(wǎng)
  • 關(guān)鍵字: Xilinx  5G   

Xilinx 宣布Vivado設計套件開(kāi)始支持16nm UltraScale+產(chǎn)品早期試用

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado®設計套件開(kāi)始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進(jìn)行了協(xié)同優(yōu)化,能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢,進(jìn)而利用整個(gè)目錄中的
  • 關(guān)鍵字: Xilinx  Vivado  

Xilinx加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟

  •   賽靈思公司(Xilinx)宣布加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟(Industrial Internet Consortium,IIC),共同協(xié)作推動(dòng)工業(yè)物聯(lián)網(wǎng)(IIoT)通用架構和框架。面向IIoT系統,賽靈思AllProgrammable標準型解決方案融軟件可編程功能、實(shí)時(shí)處理、硬件優(yōu)化和兼具保密性與安全性的任意互連功能為一體。工業(yè)互聯(lián)網(wǎng)聯(lián)盟于2014年由AT&T、思科(Cisco)、通用電氣(General Electric)、IBM和英特爾(Intel)共同創(chuàng )立,致力于加速并協(xié)調各種優(yōu)先發(fā)展事項,并加
  • 關(guān)鍵字: Xilinx  工業(yè)互聯(lián)網(wǎng)  

Xilinx宣布開(kāi)放SDSoC開(kāi)發(fā)環(huán)境

  •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出正式版(Public Access Release)SDSoC™開(kāi)發(fā)環(huán)境,將Zynq® SoC和MPSoC用戶(hù)擴展至廣泛的系統和軟件工程師社群。SDSoC開(kāi)發(fā)環(huán)境是賽靈思SDx™軟件定義開(kāi)發(fā)環(huán)境系列成員之一,包括擴展庫、開(kāi)發(fā)板、設計服務(wù)生態(tài)系統支持,可實(shí)現嵌入式C/C++語(yǔ)言應用開(kāi)發(fā)。該SDSoC™開(kāi)發(fā)環(huán)境正式版還強化了集成設
  • 關(guān)鍵字: Xilinx  SDSoC  

Xilinx與中國移動(dòng)研究院合作開(kāi)發(fā)5G無(wú)線(xiàn)網(wǎng)絡(luò )NGFI

  •   賽靈思公司(NASDAQ:XLNX)今天宣布與中國移動(dòng)研究院(CMRI)就下一代前傳接口(NGFI)的開(kāi)發(fā)簽署合作備忘錄(MOU),雙方在中國移動(dòng)研究院舉辦的NGFI研討會(huì )上舉行了隆重的簽約儀式。隨著(zhù)5G寬帶多天線(xiàn)系統的出現,Xilinx和CMRI正結合C-RAN、大型天線(xiàn)系統和3DMIMO等新興技術(shù),共同研究開(kāi)發(fā)新型無(wú)線(xiàn)網(wǎng)絡(luò )前傳接口的關(guān)鍵技術(shù)和組件。   中國移動(dòng)研究院首席科學(xué)家易芝玲博士表示“現在是時(shí)候重新考慮前傳解決方案了,這對解決CRAN部署所面臨的主要挑戰至關(guān)重要。我們正在努力
  • 關(guān)鍵字: Xilinx  5G  

Xilinx稱(chēng):Intel收購Altera將給Xilinx帶來(lái)更大優(yōu)勢

  •   近日,英特爾以167億美元收購Altera,終于塵埃落定。作為FPGA兩大廠(chǎng)商,Altera的老對手Xilinx未來(lái)的命運會(huì )如何,引起了人們的關(guān)注。   Xilinx是目前FPGA的最大廠(chǎng)商,其產(chǎn)品主要在高端的市場(chǎng),特別是通信市場(chǎng)占據近50%市場(chǎng)份額,是無(wú)線(xiàn)市場(chǎng)半導體器件的No. 1. 有線(xiàn)市場(chǎng)的No.3。此次英特爾收購Altera,勢必會(huì )大力發(fā)展通信領(lǐng)域的業(yè)務(wù),這會(huì )不會(huì )對Xilinx造成影響呢?甚至有人猜測,Altera被收購了,FPGA廠(chǎng)商命運不定,Xilinx也會(huì )被收購。   Xilinx公
  • 關(guān)鍵字: Xilinx  Altera  
共779條 11/52 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

philips-xilinx介紹

您好,目前還沒(méi)有人創(chuàng )建詞條philips-xilinx!
歡迎您創(chuàng )建該詞條,闡述對philips-xilinx的理解,并與今后在此搜索philips-xilinx的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>