<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> pcie.5.0

IDT發(fā)生三大變化——加速時(shí)鐘、搜索引擎和PCIe,面向多領(lǐng)域進(jìn)軍

  •   把公司Logo設計成藍色積分符號的IDT,似乎總處于高高在上的深奧境界,雖說(shuō)不是視錢(qián)如糞土吧,但也很少參與熱鬧的通俗IC大戰。因此,IDT不會(huì )迅速膨脹,默默地做自己的事。   4月中旬,公司中國區總經(jīng)理黃黎明先生在京接受了記者的采訪(fǎng),感到這家1980年成立的美國公司,雖然不顯山露水,但也在發(fā)生著(zhù)嬗變。   變化一:產(chǎn)品結構   過(guò)去四、五年IDT實(shí)際發(fā)生了很大的變化,重點(diǎn)是如何為關(guān)鍵客戶(hù)提供一些解決方案。SRAM曾是IDT起步產(chǎn)品,但目前只占IDT營(yíng)業(yè)額的7%,IDT在向其它領(lǐng)域拓展,諸如半
  • 關(guān)鍵字: IDT  PCIe  黃黎明  加速時(shí)鐘  搜索引擎  

賽靈思推出65nm FPGA Virtex-5的PCI Express開(kāi)發(fā)套件

  • 賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開(kāi)發(fā)套件。包括一個(gè)開(kāi)發(fā)套件和協(xié)議包文件在內的完全解決方案可幫助設計人員加快1-8路 PCIe 應用的設計,可幫助客戶(hù)加快通信和網(wǎng)絡(luò )、視頻和廣播、存儲和計算、工業(yè)以及航空和國防等多種市場(chǎng)應用的產(chǎn)品速度。該開(kāi)發(fā)套件為設計人員評估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設計提供了所需要的一切。 賽靈思Virtex-5 FPGA內建PCI Express端點(diǎn)模塊和低功耗3.2G
  • 關(guān)鍵字: 65nm  FPGA  Virtex-5  單片機  嵌入式系統  賽靈思  

ProficyHMI/SCADA-CIMPLICITY7.0現已面世

  • CIMPLICITY 7.0是基于之前諸多高質(zhì)量版本的最新一版。經(jīng)過(guò)設計后,它不只是一個(gè)簡(jiǎn)單的HMI解決  方案,更可以在多任務(wù)操作系統上處理復雜、多用戶(hù)應用。目前,CIMPLICY廣泛用于世界各大公司  并控制自動(dòng)化、電子、電力、餐飲、石油&天然氣、水/廢水以及其他行業(yè)的生產(chǎn)過(guò)程。它涉及從離散到過(guò)程的自動(dòng)化的方方面面。GE Fanuc將不斷致力于HMI/SCADA 組合包關(guān)鍵組件CIMPLICITY的開(kāi)發(fā),確??蛻?hù)源源不斷地獲得新功能和功效。 GE Fanuc的CIMPLICITY產(chǎn)品經(jīng)理G
  • 關(guān)鍵字: 7.0  HMI  Proficy  SCADA-CIMPLICITY  消費電子  消費電子  

愛(ài)特梅爾推出獨立的LIN2.0轉發(fā)器

  •   愛(ài)特梅爾公司 (Atmel® Corporation)宣布其具有業(yè)界最佳EMC性能 (歐洲的EMC測試及一致性測試LIN2.0;美國的SAE J2602-2) 的ATA6662獨立LIN2.0轉發(fā)器芯片已經(jīng)可以供貨。憑借愛(ài)特梅爾的高電壓BCD-on-SOI (SMARTIS™) 工藝,全新的ATA6662在降低RF干擾的EMI性能方面設置了新的基準。該器件具備極佳的ESD保護能力 (超過(guò)6 kV),對為嚴酷的汽車(chē)工作環(huán)境設計強健的電子設備非常有利。這些設備包括車(chē)門(mén)模塊、車(chē)座控制、智
  • 關(guān)鍵字: LIN2.0  愛(ài)特梅  單片機  嵌入式系統  轉發(fā)器  

臺積電0.18微米晶圓制程技術(shù)登陸案獲準

  •     臺灣“經(jīng)濟部投審會(huì )”委員會(huì )議 通過(guò)臺灣積體電路制造股份有限公司申請將其上海廠(chǎng)晶圓制程技術(shù)提升為零點(diǎn)一八微米以上申請案。這是臺灣方面去年底開(kāi)放零點(diǎn)一八微米晶圓制程登陸后首宗獲準投資案。   “中央社”報道,臺灣有關(guān)方面去年底宣布開(kāi)放零點(diǎn)一八微米晶圓制程赴大陸投資,唯一獲準在大陸投資設立八吋、零點(diǎn)二五微米晶圓廠(chǎng)的臺積電率先提出提升制程申請。   臺積電早于二00五年一月即向當局提出赴大陸投資零點(diǎn)一八微米制程申請,當局直至去年底政策才正式松綁。臺積電遂補件申請。   二十日
  • 關(guān)鍵字: 0.18微米晶圓  單片機  嵌入式系統  臺積電  制程技術(shù)  其他IC  制程  

Altera發(fā)布Quartus II設計軟件7.0支持Cyclone III FPGA

  •   Altera公司推出了Quartus® II軟件7.0,其訂購版和免費的網(wǎng)絡(luò )版均支持65nm Cyclone® III FPGA全系列產(chǎn)品。網(wǎng)絡(luò )版軟件對Cyclone III器件的支持表明,在所有FPGA供應商免費軟件包中,該軟件能夠支持密度最大的器件。與前一系列相比,Quartus II軟件的先進(jìn)技術(shù)和效能特性使設計人員能夠充分挖掘Cyclone III系列的潛能,器件功耗降低了50%,比最相近的低成本FPGA競爭
  • 關(guān)鍵字: Altera  Cyclone  FPGA  II  III  Quartus  單片機  嵌入式系統  設計軟件7.0  

CEVA擴展其連接產(chǎn)品系列推出BLUETOOTH2.0+EDR

  •   CEVA公司宣布特為藍牙 (Bluetooth) 規格版本2.0+EDR推出全新的平臺解決方案,為芯片設計人員提供增強的數據速率 (EDR) 性能,以便在消費或汽車(chē)集成電路中嵌入藍牙。利用公司經(jīng)硅片認可 (silicon-proven) 和全面認證的Bluetooth 1.2解決方案,CEVA的低功耗 Bluetooth 2.0+EDR IP為CPU、藍牙無(wú)線(xiàn)電芯片和操作系統的選擇帶來(lái)高度的靈活性。這種
  • 關(guān)鍵字: BLUETOOTH2.0+EDR  CEVA  通訊  網(wǎng)絡(luò )  無(wú)線(xiàn)  

賽靈思公司新推VIRTEX-5協(xié)議包

  •   賽靈思公司(Xilinx, Inc.)宣布推出用于其65nm Virtex-5系列 FPGA的PCI Express®、千兆以太網(wǎng)和XAUI協(xié)議包。同時(shí),賽靈思公司還發(fā)布了針對SONET OC-48/SDH STM-16 和 CPRI(通用公共無(wú)線(xiàn)電接口)的特定協(xié)議特性描述報告。每一項標準協(xié)議包都包括針對特定協(xié)議物理層的特性描述報告、互操作性和兼容性報告、IP內核以及技術(shù)文檔,支持用戶(hù)高效且低風(fēng)險地在Virtex™-5 FPGA中實(shí)現標準的高速串行協(xié)議。   “賽靈思公司不僅僅提
  • 關(guān)鍵字: FPGA  VIRTEX-5  單片機  嵌入式系統  賽靈思  

USB2.0虛擬邏輯分析儀的設計與實(shí)現

  • 摘 要:本文介紹了一種基于FPGA的USB2.0高速、低成本的虛擬邏輯分析儀的設計原理與實(shí)現方法。重點(diǎn)介紹了邏輯分析儀的觸發(fā)方式設計以及利用CP2102芯片構建USB接口、實(shí)現系統與PC通信的方法。關(guān)鍵詞:虛擬邏輯分析儀;FPGA;觸發(fā)設計;USB2.0;CP2102 引言傳統的邏輯分析儀體積龐大、價(jià)格昂貴、通道數目有限,并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應用。選用高性能的FPGA芯片進(jìn)行數據處理,充分利用PC的強大處理功能,配合LabView圖形化語(yǔ)言開(kāi)
  • 關(guān)鍵字: CP2102  FPGA  USB2.0  測量  測試  觸發(fā)設計  虛擬邏輯分析儀  

SYNPLICITY為XILINX高性能VIRTEX-5 SXT DSP平臺推出全套設計解決方案

  •   Synplicity宣布其綜合軟件與DSP 綜合軟件解決方案能夠立即為 Xilinx的 Virtex-5 SXT FPGA(這也是其專(zhuān)為高性能數字信號處理技術(shù) (DSP) 精心優(yōu)化的 65 納米 FPGA 系列中的最新產(chǎn)品)提供全面設計支持。   Synplicity 的 Synplify Pro 邏輯綜合軟件與 Synplify D
  • 關(guān)鍵字: DSP平  SXT  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統  設計解決方案  

科勝訊推出針對有線(xiàn)數字機頂盒和寬帶數據應用的DOCSIS 2.0+ 芯片解決方案

  •   科勝訊系統公司日前推出針對傳統廣播和下一代基于 IP 的寬帶視頻服務(wù)的新系列解決方案 DOCSIS 2.0+/EuroDOCSIS 2.0+ 電纜調制解調器集成電路。CX2445X 前端調制解調芯片可用于具有個(gè)人視頻錄像機(PVR)功能的高級有線(xiàn)機頂盒、雙向數字通信機頂盒,以及雙向網(wǎng)絡(luò ) DOCSIS 電纜調制解調器。其主要特性包括具有下行頻道綁定功能的 3 個(gè)解調模塊,可大大增加帶寬容量,有助
  • 關(guān)鍵字: 2.0+  DOCSIS  單片機  科勝訊  寬帶數據應用  嵌入式系統  消費電子  芯片解決方案  有線(xiàn)數字機頂盒  消費電子  

基于VC6.0的多臺MSP430單片機和PC機串口通訊實(shí)現方案

  • 引言 在計算機控制系統中,不可避免的要采用多機系統進(jìn)行通信。在由一臺PC 機(上位機) 和多臺單片機(下位機) 構成的分布式控制系統中,通過(guò)PC 機的串口與多臺單片機的通信是最方便的。在這樣的分布式控制系統中,單片機與微機之間的多路通信是整個(gè)系統的關(guān)鍵。 系統組成及通訊原理 系統構成 系統構成如圖1所示,由上位機(即計算機)、通訊接口和下位機3部分組成。上位機選用的是工控機 ,智能終端由單片MSP430F169和外圍傳感器放大電路等構成。要想與PC 串口連接或者其它帶有串口的終端連接,必須
  • 關(guān)鍵字: MSP430  PC機串口  VC6.0  單片機  嵌入式系統  

利用Virtex-5 FPGA實(shí)現更高的性能

  • 在FPGA系統設計中,要達到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊,特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例,我將探究ExpressFabric架構的主要功能?;趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
  • 關(guān)鍵字: FPGA  Virtex-5  單片機  嵌入式系統  

USB2.0虛擬邏輯分析儀的設計與實(shí)現

  • 引言 傳統的邏輯分析儀體積龐大、價(jià)格昂貴、通道數目有限,并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應用。選用高性能的FPGA芯片進(jìn)行數據處理,充分利用PC的強大處理功能,配合LabView圖形化語(yǔ)言開(kāi)發(fā)的虛擬邏輯分析儀,其數據處理和傳輸速率大大提高,適用性極大增強,其顯示、操作界面和低廉的成本較之傳統的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。 工作原理 本設計選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數據采集和處理,外接S
  • 關(guān)鍵字: FPGA  USB2.0  測量  測試  虛擬邏輯分析儀  

賽靈思宣布交付性能最高的DSP平臺——VIRTEX-5 SXT FPGA

  •   賽靈思宣布開(kāi)始向市場(chǎng)交付針對高性能數字信號處理(DSP)而優(yōu)化的65 nm Virtex-5 SXT現場(chǎng)可編程門(mén)陣列(FPGA)器件的首批產(chǎn)品。SXT平臺創(chuàng )造了DSP性能的行業(yè)新紀錄——550MHz下性能達352 GMAC,而且動(dòng)態(tài)功率較上一代90nm器件相比降低35%。此外,SXT平臺還是第一個(gè)集成了串行收發(fā)器的DSP優(yōu)化的FPGA產(chǎn)品系列。   通過(guò)三款可滿(mǎn)足下一代無(wú)線(xiàn)和視頻應用對超高DSP帶寬和更低系統成本要求的新器件,Virtex-5 SXT平
  • 關(guān)鍵字: DSP平臺  FPGA  SXT  VIRTEX-5  單片機  交付性  嵌入式系統  賽靈思  
共1692條 110/113 |‹ « 104 105 106 107 108 109 110 111 112 113 »

pcie.5.0介紹

您好,目前還沒(méi)有人創(chuàng )建詞條pcie.5.0!
歡迎您創(chuàng )建該詞條,闡述對pcie.5.0的理解,并與今后在此搜索pcie.5.0的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>