neo npu ip 文章進(jìn)入neo npu ip技術(shù)社區

安謀科技新一代“周易”NPU實(shí)現DeepSeek-R1端側高效部署

近日，搭載安謀科技最新一代“周易”NPU處理器的硬件平臺成功運行DeepSeek-R1系列模型，性能卓越、成本優(yōu)異，為用戶(hù)帶來(lái)了更高效、便捷的AI應用體驗。這款創(chuàng )新性NPU處理器采用專(zhuān)為大模型特性?xún)?yōu)化的架構設計，其beta版本在2024年底已面向早期用戶(hù)開(kāi)放評估測試，并獲得了廣泛認可與積極反饋。預計今年上半年，這款備受期待的NPU產(chǎn)品將正式亮相市場(chǎng)，屆時(shí)將為更多用戶(hù)帶來(lái)突破性的端側算力體驗。DeepSeek自發(fā)布以來(lái)，憑借其出色的性能表現和低成本訓練模式，迅速成為AI領(lǐng)域的焦點(diǎn)。在DeepSeek-R1的
關(guān)鍵字：安謀科技周易 NPU DeepSeek-R1

恩智浦擬收購邊緣NPU企業(yè)Kinara

當地時(shí)間2月10日，恩智浦NXP宣布已同邊緣NPU企業(yè)Kinara達成最終協(xié)議，計劃以3.07億美元現金收購后者。這筆交易預計將于2025上半年完成，但須滿(mǎn)足包括監管部門(mén)批準在內的慣例成交條件。恩智浦表示，Kinara的創(chuàng )新NPU和全面軟件支持可在一系列神經(jīng)網(wǎng)絡(luò )應用中提供高能效AI性能，以滿(mǎn)足工業(yè)和汽車(chē)市場(chǎng)快速增長(cháng)的AI需求；此次收購將增強恩智浦提供完整且可擴展的AI平臺的能力。據了解，Kinara算力可達40 TOPS的第二代分立式NPU產(chǎn)品Ara-2此前已成為聯(lián)想ThinkCentre neo Ult
關(guān)鍵字： NXP NPU 收購 Kinara

將lwIP TCP/IP堆棧整合至嵌入式應用的界面

輕量化TCP/IP（lwIP）堆棧是TCP/IP協(xié)議的精簡(jiǎn)實(shí)作，專(zhuān)門(mén)設計用來(lái)縮減RAM內存的使用量，這使其非常適合用在嵌入式系統。它提供三種獨特的應用程序編程接口（API）:? 未封裝的低階API? 負責網(wǎng)絡(luò )通訊的高階 API? BSD 風(fēng)格的socket套接字 API本文專(zhuān)注探討使用未封裝API接口的范例。運用未封裝API建置callback回調函數的應用程序會(huì )由核心事件觸發(fā)。盡管未封裝API較socket套接字API更為復雜，但由于其處理負荷（overhead）較低，因此能提供高出許多的吞吐量。接著(zhù)將
關(guān)鍵字： lwIP TCP/IP 堆棧整合嵌入式應用 ADI

Ceva通過(guò)新合作伙伴擴展嵌入式人工智能NPU生態(tài)系統

●? ?賽微科技和AIZIP與Ceva合作，為Ceva-NeuPro-Nano嵌入式人工智能NPU提供預優(yōu)化的人工智能模型，包括關(guān)鍵詞探知、人臉識別和說(shuō)話(huà)者識別●? ?Ceva擴大與Edge Impulse的合作，包括支持英偉達TAO工具包，以及Ceva-NeuPro-Nano與Edge Impulse Studio集成幫助智能邊緣設備更可靠、更高效地連接、感知和推斷數據的全球領(lǐng)先半導體產(chǎn)品和軟件IP授權許可廠(chǎng)商Ceva公司近日宣布建立新的合作伙伴關(guān)系，推動(dòng)業(yè)界更高
關(guān)鍵字： Ceva NPU生態(tài)系統 NPU

Ceva嵌入式人工智能NPU在A(yíng)IoT和MCU市場(chǎng)勢如破竹贏(yíng)得多個(gè)客戶(hù)設計，并得到增強的AI Software Studio支持

幫助智能邊緣設備更可靠、更高效地連接、感知和推斷數據的全球領(lǐng)先半導體產(chǎn)品和軟件IP授權許可廠(chǎng)商Ceva公司近日宣布屢獲殊榮的Ceva-NeuPro-Nano嵌入式AI NPU在人工智能物聯(lián)網(wǎng)(AIoT)和MCU市場(chǎng)勢如破竹，贏(yíng)得多家客戶(hù)采用，并且帶有涵蓋人工智能和嵌入式應用整個(gè)軟件設計周期的增強型開(kāi)發(fā)套件。Ceva-NeuPro-Nano 32 和 64 MAC NPU(分別為 NPN32 和 NPN64)提供的獨特功耗、性能和成本效益組合，是半導體企業(yè)和OEM廠(chǎng)商在其 SoC 上部署嵌入式人工智能模型所
關(guān)鍵字： Ceva NPU AI Software Studio

基于恩智浦MCX N947通過(guò)NPU實(shí)現AI咖啡膠囊識別方案

隨著(zhù)人工智能技術(shù)的飛速發(fā)展，各行各業(yè)都在積極探索 AI 技術(shù)的應用，以便實(shí)現產(chǎn)業(yè)的智能化轉型。在消費類(lèi)電子產(chǎn)品市場(chǎng)，AI 技術(shù)已經(jīng)成為推動(dòng)產(chǎn)品創(chuàng )新和市場(chǎng)增長(cháng)的關(guān)鍵因素，AI 技術(shù)的應用不僅能夠提升產(chǎn)品的功能水平，還為用戶(hù)帶來(lái)了更加便捷、個(gè)性化的操作以及使用體驗。在家電領(lǐng)域，AI 技術(shù)也為產(chǎn)品提供了許多想象空間。恩智浦深耕家電領(lǐng)域，在家電產(chǎn)品中有許多 MCU 的成功案例，應用在家電的控制板、馬達驅動(dòng)、屏幕顯示、觸摸按鍵等功能。在人工智能技術(shù)飛速發(fā)展的今天，恩智浦也沒(méi)有落下，跟上時(shí)代的步伐，推出了帶有 NPU
關(guān)鍵字：恩智浦 MCX N947 NPU AI 咖啡膠囊識別

芯耀輝：差異化IP助力國產(chǎn)廠(chǎng)商解決路徑依賴(lài)

作為國產(chǎn)IC設計產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國產(chǎn)IP授權廠(chǎng)商的不斷涌現能夠非常有效地提升國產(chǎn)IC設計產(chǎn)業(yè)的整體技術(shù)實(shí)力和行業(yè)競爭力。在ICCAD 2024上，5家領(lǐng)先的國產(chǎn)IP授權企業(yè)先后亮相，芯原微電子創(chuàng )始人、董事長(cháng)兼總裁戴偉民，芯來(lái)科技創(chuàng )始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng )始人唐睿以及芯耀輝副總裁何瑞靈分別帶來(lái)關(guān)于國產(chǎn)IP授權業(yè)務(wù)發(fā)展的介紹，為眾多國內IC設計企業(yè)提供了開(kāi)發(fā)高性能IC設計的技術(shù)底座。作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專(zhuān)注于先進(jìn)半導體IP研發(fā)和服務(wù)，憑借強大的自主研發(fā)能力
關(guān)鍵字：芯耀輝 IP 路徑依賴(lài)

新思科技推出業(yè)界首款連接大規模AI加速器集群的超以太網(wǎng)和UALink IP解決方案

摘要：●? ?新思科技超以太網(wǎng)IP解決方案將提供高達1.6 Tbps的帶寬，可連接多達一百萬(wàn)個(gè)端點(diǎn)?！? ?新思科技UALink IP解決方案將提供每通道高達200 Gbps的吞吐量，連接多達 1024 個(gè)加速器?！? ?全新超以太網(wǎng)和UALink IP是基于新思科技業(yè)界領(lǐng)先的以太網(wǎng)和PCIe IP研發(fā)的，這些 IP 共同實(shí)現了5000多例成功的客戶(hù)流片?！? ?AMD、Astera Labs、Juniper Networks
關(guān)鍵字：新思科技大規模AI加速器集群超以太網(wǎng) UALink IP

芯原推出新一代高性能Vitality架構GPU IP系列

芯原股份近日宣布推出全新Vitality架構的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應用領(lǐng)域。芯原新一代Vitality GPU架構顯著(zhù)提升了計算性能，并支持多核擴展，以進(jìn)一步提升性能。該GPU架構集成了諸多先進(jìn)功能，如一個(gè)可配置的張量計算核心（Tensor Core）AI加速器和一個(gè)32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現。此外，Vitality架構可單核支持多達128路云游戲，滿(mǎn)足高并發(fā)和高畫(huà)質(zhì)的云端娛樂(lè )需求
關(guān)鍵字：芯原 Vitality架構 GPU IP

IP Your Way——您提供規格，然后SmartDV為您生成定制IP

無(wú)論是在出貨量巨大的消費電子市場(chǎng)，還是針對特定應用的細分芯片市場(chǎng)，差異化芯片設計帶來(lái)的定制化需求也在芯片設計行業(yè)中不斷凸顯，同時(shí)也成為了芯片設計企業(yè)實(shí)現更強競爭力和更高毛利的重要模式。所以，當您在為下一代SoC、ASIC或FPGA項目采購設計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設計項目的時(shí)候，SmartDV都可以快速且可靠地在其多元化的產(chǎn)品組合之上進(jìn)行IP定制，以滿(mǎn)足您期待的差異化設計需求。當大型IP供應商將其客戶(hù)鎖定在使用商品化的通用內核時(shí)，SmartDV就已經(jīng)提供了
關(guān)鍵字： IP Your Way SmartDV 定制IP

為何需要NPU？它是如何工作的

“NPU” 代表什么？它能做什么？在過(guò)去的一年里，關(guān)于神經(jīng)處理單元（NPU）的討論越來(lái)越多。雖然 NPU 已經(jīng)在智能手機中出現幾年了，但英特爾、AMD 以及最近的微軟都推出了配備 NPU 的支持 AI 的消費級筆記本電腦和個(gè)人電腦。NPU 與 AI PC 的相關(guān)概念密切相關(guān)，AMD、Apple、Intel 和 Qualcomm 等主要硬件制造商生產(chǎn)的芯片中越來(lái)越多地使用 NPU。自微軟推出 Copilot+ AI PC 產(chǎn)品以來(lái)，NPU 開(kāi)始越來(lái)越多地出現在筆記本電腦中。NPU起什么作用？NPU 的作用是
關(guān)鍵字： NPU 微軟 AI 英特爾

智能無(wú)處不在：安謀科技“周易”NPU開(kāi)啟端側AI新時(shí)代

在科技之光的照耀下，大模型從云端的殿堂飄然而至終端的舞臺。這一歷史性的跨越，不僅賦予了數據處理以迅捷之翼，更將智能體驗推向了前所未有的高度。終端上的大模型以靈動(dòng)的姿態(tài)，即時(shí)捕捉并回應著(zhù)每一個(gè)細微的需求，將AI的觸角延伸至世界的每一個(gè)角落。近日，在EEVIA主辦的第12屆中國硬科技產(chǎn)業(yè)鏈創(chuàng )新趨勢峰會(huì )暨百家媒體論壇上，安謀科技產(chǎn)品總監鮑敏祺發(fā)表了精彩的主題演講《端側AI應用芯機遇，NPU加速終端算力升級》。他深入剖析了端側AI發(fā)展的廣闊前景，并詳細介紹了安謀科技自研NPU的最新進(jìn)展。端側AI正在崛起AIGC大
關(guān)鍵字：安謀科技周易 NPU 端側AI

智權半導體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠(chǎng)商走上高質(zhì)量發(fā)展之道

進(jìn)入2024年，全球RISC-V社群在技術(shù)和應用兩個(gè)方向上都在加快發(fā)展，中國國內的RISC-V CPU IP提供商也在內核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會(huì )以及其他行業(yè)活動(dòng)和廠(chǎng)商活動(dòng)中，可以清楚地看到這一趨勢。作為全球領(lǐng)先的IP供應商，SmartDV也從其中國的客戶(hù)和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢(xún)，希望和我們建立伙伴關(guān)系攜手在A(yíng)I時(shí)代共同推動(dòng)芯片產(chǎn)業(yè)繼續高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關(guān)鍵字：智權 SmartDV RISC-V CPU IP

MCX N系列NPU智能驅動(dòng)AI咖啡機，重塑咖啡研磨新境界！

MCX N系列NPU, 作為先進(jìn)的人工智能處理器，以其強大的計算能力和高效的算法優(yōu)化，不僅能夠處理復雜的圖像識別任務(wù)，還能在咖啡研磨過(guò)程中實(shí)現精準控制，確保每一?？Х榷苟寄艿玫角〉胶锰幍奶幚?。為AI咖啡機注入了前所未有的智能動(dòng)力！先說(shuō)結論，利用150MHz MCX N的NPU去推理咖啡豆烘焙程度(39mS)比用400MHz的M7內核推理(109mS)快了3倍!作為一名“咖市”的“MCU系統與應用工程師”一直為研磨咖啡豆的顆粒度而感到苦惱，每次換豆都要浪費2次18克豆子去實(shí)現“18克豆，10bar，30秒內
關(guān)鍵字： NPU AI咖啡機深度學(xué)習

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿(mǎn)挑戰的任務(wù)！

本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合，詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí)，必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設計時(shí)需要立即想到哪些基本概念、在將專(zhuān)為ASIC技術(shù)而設計的I
關(guān)鍵字： ASIC IP FPGA SmartDV