芯耀輝：差異化IP助力國產(chǎn)廠(chǎng)商解決路徑依賴(lài)

作為國產(chǎn)IC設計產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國產(chǎn)IP授權廠(chǎng)商的不斷涌現能夠非常有效地提升國產(chǎn)IC設計產(chǎn)業(yè)的整體技術(shù)實(shí)力和行業(yè)競爭力。在ICCAD 2024上，5家領(lǐng)先的國產(chǎn)IP授權企業(yè)先后亮相，芯原微電子創(chuàng )始人、董事長(cháng)兼總裁戴偉民，芯來(lái)科技創(chuàng )始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng )始人唐睿以及芯耀輝副總裁何瑞靈分別帶來(lái)關(guān)于國產(chǎn)IP授權業(yè)務(wù)發(fā)展的介紹，為眾多國內IC設計企業(yè)提供了開(kāi)發(fā)高性能IC設計的技術(shù)底座。

作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專(zhuān)注于先進(jìn)半導體IP研發(fā)和服務(wù)，憑借強大的自主研發(fā)能力，成功研發(fā)了基于國產(chǎn)全系列先進(jìn)接口IP的解決方案，涵蓋研發(fā)、授權、定制、服務(wù)及全設計流程，公司提供的全棧式完整IP解決方案，覆蓋了最前沿的協(xié)議標準，是國家級專(zhuān)精特新“小巨人”企業(yè)。芯耀輝副總裁何瑞靈介紹，公司的全套IP產(chǎn)品廣泛應用于數據中心、智能汽車(chē)、高性能計算、5G、物聯(lián)網(wǎng)、人工智能、消費電子等領(lǐng)域，是國內少數能提供符合車(chē)規工藝的接口IP以及高性能計算行業(yè)領(lǐng)先的企業(yè)級和消費級高速接口IP的廠(chǎng)商。在全面性方面，芯耀輝不僅提供高性能、低功耗、強兼容的高速接口IP，還配套提供基礎IP和控制器IP，幫助SoC客戶(hù)從內到外提升性能。

在國產(chǎn)先進(jìn)工藝或者主流先進(jìn)工藝，芯耀輝擁有了全套接口IP、基礎 IP，以及控制器IP的全套解決方案，涵蓋了PCIe、SerDes、DDR、HBM、D2D、USB、MIPI、HDMI、SATA、SD/eMMC、Foundation IPs以及Interface IP Controllers等，覆蓋當前最前沿的協(xié)議標準，更重要的是芯耀輝的這些接口IP都經(jīng)過(guò)了量產(chǎn)和驗證的考驗。談到最近IP開(kāi)發(fā)的側重點(diǎn)，何瑞靈表示公司的研發(fā)側重于HBM3和AI芯片內的高速接口方面，不僅包括既有產(chǎn)品的演化還有新產(chǎn)品的定制開(kāi)發(fā)。芯耀輝的IP產(chǎn)品具有高性能和低功耗的特點(diǎn)。例如，其DDR5/4 PHY IP在相關(guān)工藝上超越了全行業(yè)最高速率，同時(shí)具備優(yōu)異的性能、功耗和面積（PPA）指標。這種高性能與低功耗的平衡使得芯耀輝的IP產(chǎn)品在高性能計算、數據中心、智能汽車(chē)等領(lǐng)域具有顯著(zhù)優(yōu)勢。

隨著(zhù)國內IC設計企業(yè)在先進(jìn)工藝制程方面受到限制，如何助力國內芯片設計企業(yè)在制程沒(méi)有優(yōu)勢的基礎上提升芯片性能，或者摒棄技術(shù)路徑依賴(lài)，已成為國內EDA和IP企業(yè)面臨的全新挑戰，尤其對于芯耀輝這樣的為高性能芯片提供高速I(mǎi)P的企業(yè)。何瑞靈表示芯耀輝這兩年致力于IP創(chuàng )新研發(fā)，正在逐步適配、適應并嘗試去解決這類(lèi)問(wèn)題。芯耀輝認為選擇Chiplet架構以及用UCIe、先進(jìn)封裝是解決這些問(wèn)題的一種途徑。何瑞靈以在較差工藝上實(shí)現更快DDR5速率作為案例，如果可以把DDR5的速率從4800提升到6400，可以在低一級的工藝上實(shí)現可以接受的PPA（功耗、性能和面積），這是彌補工藝差的一種新思路。這兩年國產(chǎn)客戶(hù)一個(gè)需求就是希望IP協(xié)議能幫他們的產(chǎn)品解決在工藝和封裝方面無(wú)法取得的PPA優(yōu)勢。

在Chiplet接口IP設計方面，芯耀輝設計的接口IP不僅符合UCIe和CCITA等國際標準，還針對特定應用場(chǎng)景進(jìn)行了優(yōu)化。例如，對于算力堆疊應用場(chǎng)景，芯耀輝采用了并行接口IP，以滿(mǎn)足低延遲和低誤碼率的要求；對于異構集成應用場(chǎng)景，則采用了串行接口IP，以滿(mǎn)足標準化、兼容性、可移植性和生態(tài)系統等要求。

芯耀輝提供的D2D解決方案涵蓋了D2D接口IP設計、D2D封裝設計和D2D測試，在D2D接口IP設計方面，針對并行接口和串行接口分別采用了不同的設計策略。對于并行接口，采用單端并口傳輸，使用2.5D封裝形式，以滿(mǎn)足低延遲、高能效、低誤碼率的要求。對于串行接口，采用差分串口傳輸，使用2D substrate封裝形式，以滿(mǎn)足高帶寬、較長(cháng)距傳輸、較低封裝成本的要求。芯耀輝在D2D封裝設計方面，提供了多種封裝類(lèi)型選擇，包括傳統的2D有機基板、先進(jìn)2.5D封裝（RDL Fanout和Silicon Interposer）及3D封裝（Hybrid Bonding）。具體選用哪種封裝類(lèi)型，需綜合考慮IO數量、IO密度、數據率、成本、復雜度和接口類(lèi)型等因素。

在先進(jìn)封裝方面，作為UCIe聯(lián)盟國內的第一批成員，何瑞靈介紹芯耀輝目前提供的UCIe有兩種形態(tài)，一種是基于先進(jìn)封裝的2.5D和3D封裝的，另一種是基于傳統基板的。芯耀輝還針對先進(jìn)封裝的復雜性，特別是2.5D以及3D封裝，為客戶(hù)提供封裝評估、設計以及供應鏈相關(guān)的全套封裝解決方案。這些技術(shù)服務(wù)能夠更好地幫助國內芯片設計企業(yè)快速實(shí)現芯片設計和各類(lèi)IP集成，大幅降低高性能芯片設計門(mén)檻并縮減客戶(hù)設計時(shí)間。