<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

英特爾成功開(kāi)發(fā)480Mbps之UWB收發(fā)器

  • 日前(4月7日~8日)在甫結束的日本2004年英特爾IDF論壇中,英特爾首度展示了480Mbps的UWB無(wú)線(xiàn)傳輸,打破該公司在去年實(shí)現的252Mbps紀錄。據日經(jīng)BP社消息,英特爾是采用FPGA設計LSI收發(fā)器,這代表著(zhù)可以使用CMOS技術(shù),以低成本生無(wú)線(xiàn)USB收發(fā)器,無(wú)線(xiàn)傳輸技術(shù)是多頻帶OFDM(版本0.8),所用頻率3GHz~5GHz,使用3個(gè)528MHz的頻帶
  • 關(guān)鍵字: 英特爾  FPGA  Wisair  

全數字鎖相環(huán)的設計

  • 摘要:本文在說(shuō)明全數字鎖相環(huán)的基礎上,提出了一種利用FPGA設計一階全數字鎖相環(huán)的方法,并給出了關(guān)鍵部件的RTL可綜合代碼,并結合本設計的一些仿真波形詳細描述了數字鎖相環(huán)的工作過(guò)程,最后對一些有關(guān)的問(wèn)題進(jìn)行了討論。關(guān)鍵詞:全數字鎖相環(huán);DPLL;FSK;FPGA 引言鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應用。如信號處理,調制解調,時(shí)鐘同步,倍頻,頻率綜合等都應用到了鎖相環(huán)技術(shù)。傳統的鎖相環(huán)由模擬電路實(shí)現,而全數字鎖相環(huán)(DPLL)與傳統的模擬電路實(shí)現的PLL相比,具有精度高且不受溫度和電壓影響,環(huán)路
  • 關(guān)鍵字: DPLL  FPGA  FSK  全數字鎖相環(huán)  

2003年,Wim Roelandts 成為賽靈思董事會(huì )主席

  •   2003年,Wim Roelandts 成為董事會(huì )主席。Bernie Vonderschmitt 離職:公司的最后一個(gè)創(chuàng )始人為我們留下了寶貴的財富。
  • 關(guān)鍵字: 賽靈思  FPGA  

2003年,賽靈思推出 Spartan-3 系列產(chǎn)品

  •   2003年,推出 Spartan-3 系列產(chǎn)品。世界上首款 90nm FPGA 也是世界上成本最低的 FPGA。Spartan-3 技術(shù)讓我們領(lǐng)先競爭者一大步,并使我們處于領(lǐng)先高級半導體制造商的地位。
  • 關(guān)鍵字: 賽靈思  FPGA  Spartan-3  

2003年,賽靈思宣布將歐洲總部設在都柏林

  •   2003年,賽靈思完成了主要擴展,并且宣布將歐洲總部設在都柏林。
  • 關(guān)鍵字: 賽靈思  FPGA  

用CPLD和外部SRAM構成大容量FIFO的設計

  • 摘要:對照一般通用FIFO的外部控制線(xiàn),以及視頻服務(wù)器應用的具體要求,設計完成用CPLD和外部SRAM構成的大容量、廉價(jià)、高速FIFO,除了可以滿(mǎn)足視頻服務(wù)器碼流緩沖的需要外,也可以作為一個(gè)通用的大容量FIFO。關(guān)鍵詞:視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
  • 關(guān)鍵字: 視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO  存儲器  

新型眼科B型超聲診斷儀

  • 摘要:本設計以Winbond公司的W78E58單片機為系統的控制核心,采用最新的FPGA設計技術(shù),并應用Averlogic公司的大容量圖像存儲FIFO使采樣控制模塊和顯示控制模塊相對獨立,從而使本儀器具有很高的集成化程度、很強的設計靈活性。同時(shí),由于FPGA的大容量允許采用較復雜的數據處理,從而大大提高了診斷儀的成像質(zhì)量。關(guān)鍵詞 B超 反射法 FPGA FIFO前言改革開(kāi)放以來(lái),全國人民生活水平日益提高,健康越來(lái)越受到人們的高度重視。眼睛是心靈的窗戶(hù),眼睛的健康對人們來(lái)說(shuō)更是重要。眼病的
  • 關(guān)鍵字: B超  FIFO  FPGA  反射法  設備診斷類(lèi)  

基于FPGA的直接數字頻率合成器的設計和實(shí)現

  • 概述直接數字頻率合成技術(shù)(Direct Digital Frequency Synthesis,即DDFS,一般簡(jiǎn)稱(chēng)DDS),是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。目前各大芯片制造廠(chǎng)商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能、多功能的DDS芯片,為電路設計者提供了多種選擇。然而在某些場(chǎng)合,專(zhuān)用DDS芯片在控制方式、置頻速率等方面與系統的要求差距很大,這時(shí)如果用高性能的FPGA器件來(lái)設計符合自己需要的DDS電路,就是一個(gè)很好的解決方法。ACEX 1K器件是Altera公司著(zhù)眼于通信、音
  • 關(guān)鍵字: FPGA  

精簡(jiǎn)的FPGA編程方法

  • 引言便攜式、小型的儀表和設備是一個(gè)非常重要的應用領(lǐng)域,在未來(lái)一段時(shí)間內會(huì )有比較大的市場(chǎng)。而FPGA等現場(chǎng)可編程器件也是正在興起與普及的一種器件,把FPGA更好地運用到上述儀表和設備中,可以減少這些儀器、設備的開(kāi)發(fā)周期,大幅度提升這些儀器的性能,減少總成本和體積等。在許多應用場(chǎng)合,如大型設備中的板卡,比較適合采用標準的FPGA編程電路。但是對于便攜式設備的應用場(chǎng)合,采用標準電路聯(lián)系FPGA與CPU需要消耗的資源太多。許多DSP芯片只有2個(gè)通用I/O引腳,所以如果能只使用1~2個(gè)引腳就完成FPGA編程功能,意
  • 關(guān)鍵字: FPGA  

2002年,賽靈思推出 CoolRunner-II 系列產(chǎn)品

  •   2002年,推出 CoolRunner-II 系列產(chǎn)品。賽靈思為便攜式消費類(lèi)市場(chǎng)推出了超低功耗、成本優(yōu)化的 CPLD。
  • 關(guān)鍵字: 賽靈思  FPGA  

XILINX 針對消費性市場(chǎng)推出新Spartan-IIE FPGA

  • 全球可編程邏輯元件領(lǐng)導廠(chǎng)商-Xilinx(美商智霖公司),今日發(fā)表Spartan?-IIE FPGA解決方案,針對目前以量產(chǎn)消費性應用產(chǎn)品之業(yè)者,提供一項具低成本的可編程替代方案,其內含30萬(wàn)組系統閘路的設計,讓設計人員能達到以往透過(guò)ASIC才能支援的系統層級整合程度
  • 關(guān)鍵字: FPGA  XILINX  DSP  

6月全球半導體銷(xiāo)售達到新高點(diǎn)

  • 半導體產(chǎn)業(yè)協(xié)會(huì )(SIA)發(fā)布新聞?wù)f(shuō),六月份全球半導體銷(xiāo)售成長(cháng)48.1%,比起去年同期的112億美元多出54億美元,創(chuàng )下歷史新高的166億美元,同時(shí)也比五月份的158.1億美元要高。SIA更斷言今年整年的半導體銷(xiāo)售都會(huì )非常強勁
  • 關(guān)鍵字: FLASH  FPGA  DSP  SIA  

2000年,賽靈思收入突破10億美元大關(guān)

  •   2000年,賽靈思收入突破10億美元大關(guān)。自上市以來(lái),只花了10年的時(shí)間,公司收入就達到了10億美元。員工用了整版廣告說(shuō),“多虧了您的領(lǐng)導,我們才實(shí)現了10億美元的夢(mèng)想”,以此來(lái)表達對 CEO Wim Roelandts 的感謝之情。
  • 關(guān)鍵字: 賽靈思  FPGA  

1999年,賽靈思(阿爾伯克基)成立

  •   1999年,通過(guò)兼并 Philips CoolRunner隊伍和技術(shù),賽靈思(阿爾伯克基)成立了。該產(chǎn)品線(xiàn)為用戶(hù)提供了新型低功耗、成本更低的 CPLD 產(chǎn)品。
  • 關(guān)鍵字: 賽靈思  CPLD  FPGA  

1998年,賽靈思推出 Virtex FPGA 系列

  •   1998年,賽靈思推出 Virtex FPGA 系列。這向 FPGA 架構邁了一大步,并為公司開(kāi)辟了新市場(chǎng)。迄今為止,Virtex 是賽靈思的主要收入來(lái)源。
  • 關(guān)鍵字: 賽靈思  FPGA   Virtex  
共6370條 424/425 |‹ « 416 417 418 419 420 421 422 423 424 425 »

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>