<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-nios

具有劃時(shí)代意義的芯片匯總,賽靈思FPGA和東芝NAND閃存在列

  •   對大多數人來(lái)說(shuō),微芯片是一些長(cháng)著(zhù)小小的金屬針,標著(zhù)看似隨機的字母或數字的字符串的黑盒子。但是對那些懂的人來(lái)說(shuō),有些芯片就像名人一樣站在紅毯上。有許多這樣的集成電路直接或間接地為改變世界的產(chǎn)品賦能,從而得到榮耀,也有一些芯片對整個(gè)計算環(huán)境造成了長(cháng)期的影響。也有一些,它們的雄心壯志失敗后成為警世的故事?! 榱思o念這些偉大的芯片,并講述它們背后的人和故事,IEEE Spectrum 制作了這個(gè)“芯片名人堂”(Chip Hall of Fame)。登堂的是7
  • 關(guān)鍵字: FPGA  NAND  

基于Verilog語(yǔ)言的等精度頻率計設計

  •    引言  傳統測量頻率的方法主要有直接測量法、分頻測量法、測周法等,這些方法往往只適用于測量一段頻率,當被測信號的頻率發(fā)生變化時(shí),測量的精度就會(huì )下降。本文提出一種基于等精度原理的測量頻率的方法,在整個(gè)頻率測量過(guò)程中都能達到相同的測量精度,而與被測信號的頻率變化無(wú)關(guān)。本文利用FPGA(現場(chǎng)可編程門(mén)陣列)的高速數據處理能力,實(shí)現對被測信號的測量計數;利用單片機的運算和控制能力,實(shí)現對頻率、周期、脈沖寬度的計算及顯示?! 〉染葴y量原理等精度測量的一個(gè)最大特點(diǎn)是測量的實(shí)際門(mén)控時(shí)間不是一個(gè)固定值,而
  • 關(guān)鍵字: Verilog  FPGA  

基于FPGA自適應數字頻率計的設計

  •   在電子工程,資源勘探,儀器儀表等相關(guān)應用中,頻率計是工程技術(shù)人員必不可少的測量工具。頻率測量也是電子測量技術(shù)中最基本最常見(jiàn)的測量之一。不少物理量的測量,如轉速、振動(dòng)頻率等的測量都涉及到或可以轉化為頻率的測量。目前,市場(chǎng)上有各種多功能、高精度、高頻率的數字頻率計,但價(jià)格不菲。為適應實(shí)際工作的需要,本文在簡(jiǎn)述頻率測量的基本原理和方法的基礎上,提供一種基于FPGA的數字頻率計的設計和實(shí)現過(guò)程,本方案不但切實(shí)可行,而且具有成本低廉、小巧輕便、便于攜帶等特點(diǎn)?! ? 數字頻率測量原理和方法及本系統硬件
  • 關(guān)鍵字: FPGA  數字頻率計  

基于Verilog FPGA 流水燈設計

  •   1 功能概述  流水廣告燈主要應用于LED燈光控制。通過(guò)程序控制LED的亮和滅, 多個(gè)LED燈組成一個(gè)陣列,依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣,所以叫流水燈。由于其形成美觀(guān)大方的視覺(jué)效果,因此廣泛應用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀(guān)裝飾等?! ≡贔PGA電路設計中,盡管流水燈的設計屬于比較簡(jiǎn)單的入門(mén)級應用,但是其運用到的方法,是FPGA設計中最核心和最常用部分之一,是FPGA設計必須牢固掌握的基礎知識。從這一步開(kāi)始,形成良好的設計習慣,寫(xiě)出整潔簡(jiǎn)潔的代碼,對于FPGA設計師來(lái)說(shuō)至
  • 關(guān)鍵字: Verilog  FPGA   

高云半導體小蜜蜂家族GW1N系列新增兩款非易失性FPGA芯片成員

  •   廣東高云半導體科技股份有限公司(以下簡(jiǎn)稱(chēng)“高云半導體”)今日宣布:高云半導體小蜜蜂家族GW1N系列新增GW1N-9和GW1N-6兩款非易失性FPGA芯片成員,并開(kāi)始向客戶(hù)提供工程樣片及開(kāi)發(fā)板?! ∽鳛樾∶鄯浼易錑W1N系列成員,GW1N-9和GW1N-6繼承了GW1N系列的低功耗、高性能、多用戶(hù)I/O、用戶(hù)邏輯資源豐富,支持高速LVDS接口,支持可隨機訪(fǎng)問(wèn)的用戶(hù)閃存模塊等特點(diǎn);并在此基礎上,結合新的市場(chǎng)趨勢,創(chuàng )造性地集成了新的功能,使之成為全球首款集成了支持MIPI I3C和MIPI&nbs
  • 關(guān)鍵字: 高云  FPGA  

基于EDA技術(shù)的FPGA設計探究

  •   集成電路技術(shù)和計算機技術(shù)的蓬勃發(fā)展。讓電子產(chǎn)品設計有了更好的應用市場(chǎng)。實(shí)現方法也有了更多的選擇。傳統電子產(chǎn)品設計方案是一種基于電路板的設計方法。該方法需要選用大量的固定功能器件.然后通過(guò)這些器件的配合設計從而模擬電子產(chǎn)品的功能,其工作集中在器件的選用及電路板的設計上?! ‰S著(zhù)計算機性?xún)r(jià)比的提高及可編程邏輯器件的出現。對傳統的數字電子系統設計方法進(jìn)行了解放性的革命?,F代電子系統設計方法是設計師自己設計芯片來(lái)實(shí)現電子系統的功能.將傳統的固件選用及電路板設計工作放在芯片設計中進(jìn)行。進(jìn)人新世紀電子產(chǎn)品設計系統
  • 關(guān)鍵字: EDA  FPGA  

力戰英特爾、英偉達 老牌FPGA玩家不懼挑戰

  • 傳統應用幾近飽和,新應用還有待拓展,競爭對手步步緊逼,盈利能力面臨挑戰,這些難題要如何解決?看老牌FPGA玩家Xilinx是如何應對的…
  • 關(guān)鍵字: FPGA  英特爾  

基于FPGA的PCB測試機硬件電路設計

  •   PCB 光板測試機基本的測試原理是歐姆定律,其測試方法是將待測試點(diǎn)間加一定的測試電壓,用譯碼電路選中PCB 板上待測試的兩點(diǎn),獲得兩點(diǎn)間電阻值對應的電壓信號,通過(guò)電壓比較電路,測試出兩點(diǎn)間的電阻或通斷情況。 重復以上步驟多次,即可實(shí)現對整個(gè)電路板的測試?! ∮捎诒粶y試的點(diǎn)數比較多, 一般測試機都在2048點(diǎn)以上,測試控制電路比較復雜,測試點(diǎn)的查找方法以及切換方法直接影響測試機的測試速度,本文研究了基于FPGA的硬件控制系統設計?! ∮布刂葡到y  測試過(guò)程是在上
  • 關(guān)鍵字: FPGA  PCB  

FPGA設計需注意的方方面面

  •   不管你是一名邏輯設計師、硬件工程師或系統工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協(xié)議的復雜系統中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵設計問(wèn)題。不過(guò),你不必獨自面對這些挑戰,因為在當前業(yè)內領(lǐng)先的FPGA公司里工作的應用工程師每天都會(huì )面對這些問(wèn)題,而且他們已經(jīng)提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案?! /O信號分配  可提供最多的多功能引腳、I/O標準、端接方案和差分對的FPGA在信號分配方面也具有最復雜的設
  • 關(guān)鍵字: FPGA  PCB  

“一刀切”時(shí)代結束 芯片設計有“芯”思路

  •   半導體制程工藝這一話(huà)題,可以說(shuō)是久說(shuō)不膩,世界領(lǐng)先的半導體廠(chǎng)商在這方面的爭奪也是前赴后繼,這種你爭我?jiàn)Z,你來(lái)創(chuàng )新我來(lái)顛覆的局面對于CPU, FPGA和ASIC芯片來(lái)說(shuō),就猶如“紅?!币话?,是這些芯片歷久彌新,狂奔向前的主要驅動(dòng)力。下面就隨嵌入式小編一起來(lái)了解一下相關(guān)內容吧?! ∪欢朗聼o(wú)絕對,現在很多應用的發(fā)展程度和性能與工藝制程的關(guān)聯(lián)度越來(lái)越低,已經(jīng)很難稱(chēng)之為主要驅動(dòng)力了?! 脤τ谛酒瞥痰男枨蠡潭纫?jiàn)證了硬件的發(fā)展歷程,背后折射出的是硬件從通用硬件采用定制化軟件,到以較少的硬件能耗加
  • 關(guān)鍵字: 芯片  FPGA  

FPGA設計需注意的方方面面

  •   不管你是一名邏輯設計師、硬件工程師或系統工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協(xié)議的復雜系統中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵設計問(wèn)題。不過(guò),你不必獨自面對這些挑戰,因為在當前業(yè)內領(lǐng)先的FPGA公司里工作的應用工程師每天都會(huì )面對這些問(wèn)題,而且他們已經(jīng)提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案?! /O信號分配  可提供最多的多功能引腳、I/O標準、端接方案和差分對的FPGA在信號分配方面也具有最復雜的設
  • 關(guān)鍵字: FPGA  差分信號  

為什么嵌入式工程師要用FPGA?

  •   在一個(gè)領(lǐng)域中,如果唯一不變的是變化,那么不需要對電子技術(shù)和設計方法的發(fā)展變化做多少回顧,就能見(jiàn)證到變化是如何使設計工程師能夠創(chuàng )建出下一代創(chuàng )新產(chǎn)品。微處理器得到大規模應用后,價(jià)廉物美的新技術(shù)為基于軟件的革新性電子產(chǎn)品設計打開(kāi)了大門(mén),這就是一個(gè)很好的例子。簡(jiǎn)言之,把設計的主要元素——在這兒是控制“智能”——轉入到軟領(lǐng)域后,設計工程師就可以在更短時(shí)間內創(chuàng )建出更好、更智能、更廉價(jià)的產(chǎn)品?! ∵@個(gè)變化意味著(zhù)嵌入式軟件開(kāi)發(fā)人員是當今定義電子產(chǎn)品功能和特性的主要推動(dòng)者,并且最終將把硬件生產(chǎn)出來(lái)。該方法的成功因素在于
  • 關(guān)鍵字: 嵌入式工程師  FPGA  

心之所向,無(wú)往不至 — “90后”全可編程創(chuàng )新新勢力閃耀DDC 2017中國區總決賽

  •   「可見(jiàn)光通信便攜式多語(yǔ)種交互式語(yǔ)音講解系統」、「機器人輔助康復訓練系統」、「手勢識別與空中寫(xiě)字系統」、「時(shí)間飛行相機」、「近紅外靜脈手背顯像系統」、「可穿戴智能運動(dòng)設備」……來(lái)自于全國各大高校的21項看點(diǎn)十足的“全可編程”創(chuàng )新創(chuàng )業(yè)項目,48位充滿(mǎn)腦洞、才華、與激情的追夢(mèng)少年,在剛剛過(guò)去的一個(gè)周末,Digilent Design Contest (DDC) 2017中國區決賽 見(jiàn)證了國內90后“全可編程創(chuàng )新新勢力”的集體閃耀!  DIGILENT全可編程
  • 關(guān)鍵字: DDC  FPGA  

“復旦共識,天大行動(dòng),北京指南”之后,開(kāi)啟新工科之“交大篇章”

  •   【背景】“新工科”(Emerging Engineering Education:3E)是基于國家戰略發(fā)展新需求,國際競爭新形勢、立德樹(shù)人新要求而提出的我國工程教育改革方向?!靶鹿た啤钡膬群且粤⒌聵?shù)人為引領(lǐng),以應對變化、塑造未來(lái)為建設理念,以繼承與創(chuàng )新、交叉與融合、協(xié)調與共享為主要途徑,培養未來(lái)多元化、創(chuàng )新型卓越工程人才,具有戰略型、創(chuàng )新性、系統化、開(kāi)放式的特征?!靶鹿た啤苯ㄔO將階段推進(jìn),需要重點(diǎn)把握學(xué)與教、實(shí)踐與創(chuàng )新創(chuàng )業(yè)、本土化與國際化三個(gè)任務(wù),關(guān)鍵在于實(shí)現立法保障、擴大辦學(xué)自
  • 關(guān)鍵字: FPGA  DDC  

產(chǎn)品設計流程究竟有哪些?來(lái)看看資深硬件工程師怎么說(shuō)的

  •   硬件設計就是根據產(chǎn)品經(jīng)理的需求PRS(Product?Requirement?Specification),在COGS(Cost?of?Goods?Sale)的要求下,利用目前業(yè)界成熟的芯片方案或者技術(shù),在規定時(shí)間內完成符合PRS功能、性能、電源設計、功耗、散熱、噪音、信號完整性、電磁輻射、安規、器件采購、可靠性、可測試性、可生產(chǎn)性等要求的硬件產(chǎn)品?! 】梢钥吹?,一個(gè)成功的硬件設計,主要功能的實(shí)現只是所有環(huán)節中的一小部分,而且基本來(lái)說(shuō),主要功能的實(shí)現主
  • 關(guān)鍵字: 硬件工程師  FPGA  
共6521條 58/435 |‹ « 56 57 58 59 60 61 62 63 64 65 » ›|

fpga-nios介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-nios!
歡迎您創(chuàng )建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>