<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-nios

手把手教你FPGA存儲器項使用DRAM

  •   某些FPGA終端,包含板載的、可以動(dòng)態(tài)隨機訪(fǎng)問(wèn)的存儲塊(DRAM),這些存儲塊可以在FPGA VI中直接訪(fǎng)問(wèn),速率非常高?! RAM可以用來(lái)緩存大批量的數據,而且速度可以非???。針對一些特殊應用,比如:瞬時(shí)帶寬非常高,而且有要保存原始數據的時(shí)候,就可以用DRAM做一個(gè)大的FIFO緩沖?! RAM的大小每塊板卡可能不同,一般在官網(wǎng)中對應板卡的說(shuō)明中都會(huì )標明DRAM的大小(如果有DRAM的話(huà))。比如,PXIe-7966R就有512M的DRAM空間?! ttp://sine.ni.com/n
  • 關(guān)鍵字: FPGA  DRAM  

Ximmerse VR/AR跟蹤平臺采用萊迪思的低功耗、小尺寸ECP5 FPGA

  •   萊迪思半導體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應商,今日宣布廣東虛擬現實(shí)科技有限公司(Ximmerse),移動(dòng)AR/VR應用交互系統提供商,選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺實(shí)現立體視覺(jué)計算解決方案。得益于低功耗、小尺寸和低成本的優(yōu)勢,市場(chǎng)領(lǐng)先的萊迪思ECP5 FPGA是用于實(shí)現網(wǎng)絡(luò )邊緣靈活的互連和加速應用的理想選擇,可實(shí)現低功耗、低延遲的解決方案?! ‰S著(zhù)對于A(yíng)R/VR設備市場(chǎng)需求的不斷增長(cháng),目前基于頭戴式顯示器(HMD)的系統在使用移動(dòng)應用處理器(A
  • 關(guān)鍵字: Ximmerse  FPGA  

人工智能?自動(dòng)駕駛?云計算?數據中心?10nm FPGA全程帶飛

  • 當下時(shí)代的主題究竟是什么?5G通信?人工智能?自動(dòng)駕駛?還是云計算?或許都是;又或許,都不是。當你看到在這些前端應用市場(chǎng)不斷迸發(fā)著(zhù)激情和靈感時(shí),如何滿(mǎn)足其背后以指數形式增長(cháng)的數據需求就成了諸多工程師最為頭疼的問(wèn)題。
  • 關(guān)鍵字: 英特爾,FPGA,智能互聯(lián)  

“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

  •   “英特爾精尖制造日”活動(dòng)今天舉行,展示了英特爾制程工藝的多項重要進(jìn)展,包括:英特爾10納米制程功耗和性能的最新細節,英特爾首款10納米FPGA的計劃,并宣布了業(yè)內首款面向數據中心應用的64層3D NAND產(chǎn)品已實(shí)現商用并出貨?! ?nbsp;    英特爾公司全球副總裁兼中國區總裁楊旭  歡迎來(lái)自合作伙伴、客戶(hù)、政府部門(mén)和學(xué)術(shù)界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動(dòng)。此次活動(dòng)著(zhù)眼于快速發(fā)展的中國技術(shù)生態(tài)系統,重申英特爾與中國半導體產(chǎn)業(yè)共成長(cháng)
  • 關(guān)鍵字: 英特爾  FPGA  

萊迪思半導體iCE40? FPGA為SteamVR?跟蹤平臺實(shí)現低延遲的同步傳感器數據處理功能

  •   萊迪思半導體公司(NASDAQ: LSCC),客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應商,今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺實(shí)現實(shí)時(shí)數據采集和處理功能?! ∽鳛镾teamVR跟蹤平臺上的低功耗、低延遲傳感器中心,萊迪思iCE40 FPGA大大減少了傳感器到應用處理器/微控制器的印刷電路板(PCB)信號布線(xiàn)數量,從而降低EMI干擾和PCB擁塞程度,并提高信號完整性?! ∪R迪思半導體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示:“我們的低功
  • 關(guān)鍵字: 萊迪思  FPGA  

手把手教你在FPGA實(shí)例上運行“Hello World”

  •   前言  在4月19號的舊金山AWS技術(shù)峰會(huì )上,亞馬遜CTO Werner Vogels宣布了多項AWS新功能,其中就包括眾人期待已久的FPGA實(shí)例F1?! 1 實(shí)例配有最新的 16 nm Xilinx UltraScale Plus FPGA,目前有f1.2xlarge和f1.16xlarge兩種類(lèi)型,其中f1.2xlarge配備有1個(gè)FPGA卡, f1.16xlarge配備有8個(gè)FPGA卡?! ∈褂?/li>
  • 關(guān)鍵字: FPGA  神經(jīng)網(wǎng)絡(luò )  

FPGA工程師不得不知的FPGA設計經(jīng)驗

  •   這里談?wù)勔恍┙?jīng)驗和大家分享,希望能對IC設計的新手有一定的幫助,能使得他們能少走一些彎路!   在IC工業(yè)中有許多不同的領(lǐng)域,IC設計者的特征也會(huì )有些不同。在A(yíng)領(lǐng)域的一個(gè)好的IC設計者也許會(huì )花很長(cháng)時(shí)間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開(kāi)始,我們應該問(wèn)我們自己一些問(wèn)題,我們想要成為怎樣的IC設計者?消費?PC外圍?通信?微處理器或DSP?等等。   IC設計的基本規則和流程是一樣的,無(wú)論啥樣的都會(huì )加到其中。HDL,FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個(gè)
  • 關(guān)鍵字: FPGA  

基于FPGA的數字分頻器設計

  •   1. 概述  隨著(zhù)集成電路技術(shù)的快速發(fā)展,半導體存儲、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強、運行快、并行性等特點(diǎn)在電子設計中具有廣泛的意義。作為一種可編程邏輯器件,FPGA在短短二十年中從電子設計的外圍器件逐漸演變?yōu)閿底窒到y的核心。伴隨著(zhù)半導體工藝技術(shù)的進(jìn)步,FPGA器件的設計技術(shù)取得了飛躍發(fā)展及突破?! 》诸l器通常用來(lái)對某個(gè)給定的時(shí)鐘頻率進(jìn)行分頻,以得到所需的時(shí)鐘頻率。在設計數字電路中會(huì )經(jīng)常用到多種不同頻率的時(shí)鐘脈沖,一般采用由一個(gè)固定的晶振時(shí)鐘頻率來(lái)產(chǎn)生所需要的不
  • 關(guān)鍵字: FPGA  數字分頻器  

人工智能芯片:發(fā)展史、CPU、FPGA和專(zhuān)用集成電路

  • 人工智能算法的實(shí)現需要強大的計算能力支撐,特別是深度學(xué)習算法的大規模使用,對計算能力提出了更高的要求。而從人工智能芯片所處的發(fā)展階段來(lái)看,從結構層面去模仿大腦運算雖然是人工智能追求的終極目標,但距離現實(shí)應用仍然較為遙遠,功能層面的模仿才是當前主流。
  • 關(guān)鍵字: 人工智能  FPGA  

FPGA滿(mǎn)足多可穿戴設備高級并行處理能力需求

  • 現有的可穿戴設備大部分都是智能手表或健康手環(huán)。這些應用本質(zhì)上并不“智能”,而是對智能手機的擴展,用于輕松訪(fǎng)問(wèn)副屏和/或進(jìn)行低速和低功耗生理體征測量,如計步器和心率測量等。隨著(zhù)語(yǔ)音、AR和AI技術(shù)的發(fā)展,我們將會(huì )看到更多更加智能的可穿戴設備,涵蓋語(yǔ)音控制的智能耳機到可以進(jìn)行空間、手勢和目標識別的AR眼鏡。這些全新的應用,特別是涉及到空間測量(例如音頻波束形成或AR手勢檢測)時(shí),需要實(shí)時(shí)工作的低功耗傳感器中心來(lái)同時(shí)捕捉和處理來(lái)自傳感器陣列的數據。與其他應用處理器、MCU和DSP相比,萊迪思FPGA能夠提供靈活
  • 關(guān)鍵字: 可穿戴  FPGA  萊迪思  

英特爾借由投入FPGA推動(dòng)機器學(xué)習與AI

  •   自從機器學(xué)習(machinelearning;ML)與人工智能(AI)在近期受到歡迎后,包括英特爾(Intel)等科技大廠(chǎng)也積極抓緊機會(huì )投入開(kāi)發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示,英特爾正利用現場(chǎng)可編程閘陣列(FPGA)技術(shù),提供ML或AI的解決方案。據NewElectronics報導,為了搶搭ML與AI風(fēng)潮,英特爾透過(guò)收購與內部發(fā)展打造解決方案。英特爾的可編程系統事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera,AI產(chǎn)品專(zhuān)家BillJenkins表示,PSG專(zhuān)注在機器
  • 關(guān)鍵字: 英特爾  FPGA  

基于FPGA與AD5422的PLC模擬量擴展單元的設計 

  • 本文設計了一種以FPGA為核心,基于A(yíng)D5422實(shí)現多路高精度輸出的PLC模擬量擴展單元模塊。設計先對現有的方案進(jìn)行了分析和討論,之后對FPGA內部相關(guān)處理機制和實(shí)現方案做了詳盡的論述,經(jīng)過(guò)仿真和測試驗證了設計的可行性。相比于傳統的模擬量擴展單元模塊,本系統具有處理速度快、方便、靈活,電路精簡(jiǎn),抗干擾能力強等優(yōu)點(diǎn)。
  • 關(guān)鍵字: FPGA  AD5422  串行外設接口  201709  

基于FPGA的猝發(fā)式直擴載波同步技術(shù)研究與實(shí)現

  •   在高動(dòng)態(tài)環(huán)境中,由于載波多普勒頻移和收發(fā)端時(shí)鐘漂移等因素的存在,直擴接收機必須通過(guò)載波同步才能在接收端消除頻差并重構載波相位,以實(shí)現相干解調。在傳統的載波同步技術(shù)中,鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時(shí)間要求不高的通信系統中,可以采用鎖頻環(huán)與鎖相環(huán)級聯(lián)的載波同步方法,使接收機既能承受環(huán)路帶寬與動(dòng)態(tài)性能之間的折中,又同時(shí)滿(mǎn)足跟蹤精度和一定動(dòng)態(tài)性能。但本文所涉及的短時(shí)猝發(fā)式擴頻通信系統要求更大的捕獲帶寬(±30kHz),且導頻符號僅為2
  • 關(guān)鍵字: FPGA  載波同步  

FPGA設計經(jīng)驗之邊沿檢測

  •   在同步電路設計中,邊沿檢測是必不可少的!  例如:在一個(gè)時(shí)鐘頻率16MHz的同步串行總線(xiàn)接收電路里,串行總線(xiàn)波特率為1Mbps。在串行總線(xiàn)的發(fā)送端是在同步時(shí)鐘(1MHz)的上升沿輸出數據,在接收端在同步時(shí)鐘的下降沿對輸入數據進(jìn)行接收采樣。在這個(gè)接收電路里檢測同步時(shí)鐘的下降沿是必不可少的。假設主時(shí)鐘-clk,同步時(shí)鐘-rck,同步數據-data?! ∮行┤嗽谶呇貦z測的時(shí)候就喜歡這樣做:        但是大家忽略了一種情況,就是clk與rck之間比沒(méi)有必然的同步關(guān)系,當r
  • 關(guān)鍵字: FPGA  邊沿檢測  

Achronix開(kāi)設上海代表處以支持大中華地區對其FPGA產(chǎn)品的強勁需求

  •   Achronix今日宣布其已在上海開(kāi)設新的辦公室,以組建由工程與技術(shù)支持專(zhuān)業(yè)人員組成的本地團隊。新辦公室的這支團隊將與Achronix在全球其他地點(diǎn)的團隊密切合作,為大中華地區的客戶(hù)提供支持。該辦公室位于上海張江高科技園區長(cháng)泰廣場(chǎng),所在區域為我國集成電路產(chǎn)業(yè)中心之一?! chronix在2017年的營(yíng)業(yè)收入將比上年增長(cháng)700%,使其成為2017年成長(cháng)最快的半導體公司之一;其快速增長(cháng)的營(yíng)業(yè)收入得益于客戶(hù)對最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強勁需求。這些需求來(lái)自于諸如軟件定義網(wǎng)絡(luò )
  • 關(guān)鍵字: Achronix  FPGA  
共6521條 57/435 |‹ « 55 56 57 58 59 60 61 62 63 64 » ›|

fpga-nios介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-nios!
歡迎您創(chuàng )建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>