EEPW首頁(yè) >>
主題列表 >>
fpga-nios
fpga-nios 文章 進(jìn)入fpga-nios技術(shù)社區
FPGA與DS18B20型溫度傳感器通信的實(shí)現
- DS18B20是DALLAS公司生產(chǎn)的一線(xiàn)式數字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉換精度，測溫分辨率可達0.0625℃，被測溫度用符號擴展的16位數字量方式串行輸出。 一線(xiàn)式(1-WIRE)串行總線(xiàn)是利用1條信號線(xiàn)就可以與總線(xiàn)上若干器件進(jìn)行通信。具體應用中可以利用微處理器的I/O端口對DS18B20直接進(jìn)行通信，也可以通過(guò)現場(chǎng)可編程門(mén)陣列(FPGA)等可編程邏輯器件(PLD)實(shí)現對1-WIRE器件的通信。
- 關(guān)鍵字： DS18B20 FPGA 傳感器 單片機 嵌入式系統
基于IP核的FPGA設計方法
- 前 言 幾年前設計專(zhuān)用集成電路(ASIC) 還是少數集成電路設計工程師的事, 隨著(zhù)硅的集成度不斷提高,百萬(wàn)門(mén)的ASIC 已不難實(shí)現, 系統制造公司的設計人員正越來(lái)越多地采用ASIC 技術(shù)集成系統級功能(System L evel In tegrete - SL I) , 或稱(chēng)片上系統(System on a ch ip ) , 但ASIC 設計能力跟不上制造能力的矛盾也日益突出?，F在設計人員已不必全部用邏輯門(mén)去設計ASIC, 類(lèi)似于用集成電路( IC) 芯片在印制板上的設計,ASIC 設計人員可以應用等
- 關(guān)鍵字： ASIC CPLD FPGA IP 單片機 嵌入式系統
基于并行流水線(xiàn)結構的可重配FIR濾波器的FPGA實(shí)現
- 1 并行流水結構FIR的原理 在用FPGA或專(zhuān)用集成電路實(shí)現數字信號處理算法時(shí)，計算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。實(shí)際應用FIR濾波器時(shí)，要獲得良好的濾波效果，濾波器的階數可能會(huì )顯著(zhù)增加，有時(shí)可能會(huì )多達幾百階。因此，有必要在性能和實(shí)現復雜性之間做出選擇，也就是選擇不同的濾波器實(shí)現結構。這里運用并行流水線(xiàn)結構來(lái)實(shí)現速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線(xiàn)結構是提高系統吞吐率的一項強大的實(shí)現技術(shù)，并且不需要大量重復設置硬件。流水線(xiàn)的類(lèi)型主要分為兩種：算術(shù)流水線(xiàn)和指令流水線(xiàn)
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線(xiàn) 單片機 可重配 嵌入式系統
FPGA設計的驗證技術(shù)及應用原則
- FPGA設計和驗證工程師當今面臨的最大挑戰之一是時(shí)間和資源制約。隨著(zhù)FPGA在速度、密度和復雜性方面的增加，完成一個(gè)完整時(shí)序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。 隨著(zhù)FPGA器件體積和復雜性的不斷增加，設計工程師越來(lái)越需要有效的驗證方。時(shí)序仿真可以是一種能發(fā)現最多問(wèn)題的驗證方法，但對許多設計來(lái)說(shuō)，它常常是最困難和費時(shí)的方法之一。過(guò)去，采用標準臺式計算機的時(shí)序仿真是以小時(shí)或分鐘計算的，但現在對某些項目來(lái)說(shuō)，在要求采用高性能64位服務(wù)器的情況下，其測試時(shí)間卻要幾天甚至幾周。這樣，這種
- 關(guān)鍵字： FPGA 驗證
基于A(yíng)RM的FPGA加載配置實(shí)現
- 引言 基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置，通常情況下FPGA的配置文件由片外專(zhuān)用的EPROM來(lái)加載。這種傳統配置方式是在FPGA的功能相對穩定的情況下采用的。在系統設計要求配置速度高、容量大、以及遠程升級時(shí)，這種方法就顯得很不實(shí)際也不方便。本文介紹了通過(guò)ＡＲＭ對可編程器件進(jìn)行配置的的設計和實(shí)現。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時(shí)，配置數據存儲在SRAM單元中，這個(gè)SRAM單元也被稱(chēng)為配置存儲（Configuration RAM）。由于SRAM是易失性的存
- 關(guān)鍵字： ARM FPGA 單片機 配置 嵌入式系統
基于SYSTEM C的FPGA設計方法
- 一、概述 隨著(zhù)VLSI的集成度越來(lái)越高，設計也越趨復雜。一個(gè)系統的設計往往不僅需要硬件設計人員的參與，也需要有軟件設計人員的參與。軟件設計人員與硬件設計人員之間的相互協(xié)調就變的格外重要，它直接關(guān)系到工作的效率以及整個(gè)系統設計的成敗。傳統的設計方法沒(méi)有使軟件設計工作與硬件設計工作協(xié)調一致，而是將兩者的工作割裂開(kāi)來(lái)。軟件算法的設計人員在系統設計后期不能為硬件設計人員的設計提供任何的幫助。同時(shí)現在有些大規模集成電路設計中往往帶有DSP Core或其它CPU Core。這些都使得單
- 關(guān)鍵字： C FPGA SYSTEM 單片機 嵌入式系統
基于DSP+FPGA結構的小波圖像處理系統設計
- 介紹了一種基于DSP+FPGA結構的小波圖像處理系統設計方案，以高性能數字信號處理器ADSP—BF535作為核心，結合現場(chǎng)可編程門(mén)陣列FPGA，實(shí)現了實(shí)時(shí)數字圖像處理。 小波分析是近年迅速發(fā)展起來(lái)的新興學(xué)科，與Fourier分析和Gabor變換相比，小波變換是時(shí)間(空間)頻率的局部化分析，它通過(guò)伸縮平移運算對信號逐步進(jìn)行多尺度細化，最終達到高頻處時(shí)間細分和低頻處頻率細分，能自動(dòng)適應時(shí)頻信號分析的要求，從而可聚焦到信號的任意細節．解決了Fourier分
- 關(guān)鍵字： DSP FPGA 小波圖像處理
FPGA在智能儀表中的應用
- 隨著(zhù)微電子技術(shù)的發(fā)展，采用現場(chǎng)可編程門(mén)陣列(FPGA)進(jìn)行數字信號處理得到了飛速發(fā)展。由于FPGA具有現場(chǎng)可編程的特點(diǎn)，可以實(shí)現專(zhuān)用集成電路，因此越來(lái)越受到硬件電路設計工程師們的青睞。 目前，在自動(dòng)化監測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著(zhù)生產(chǎn)技術(shù)的進(jìn)步和發(fā)展，對監測與控制的要求也在不斷提高，面對日益復雜的監測對象和控制算法，傳統的MCU往往不堪重負。把FPGA運用到這些儀表和設備中，可以減少這些儀器、設備的開(kāi)發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。 在低阻值
- 關(guān)鍵字： FPGA) 測量 測試 單片機 嵌入式系統 智能儀表
FPGA在衛星數字電視碼流轉發(fā)器設計中的應用
- 1 引 言 由于數字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數字化傳輸方式所特有的高效數據傳輸率，可以在有限的傳輸頻帶內傳送更多的電視節目，正成為數字化視聽(tīng)技術(shù)發(fā)展的一個(gè)新方向。作為數字電視前端設備中的衛星數字電視碼流轉發(fā)器，簡(jiǎn)稱(chēng)為碼流機，其主要功能就是接收頻率為950～2 150 MHz的國內外數字衛星節目信號進(jìn)行QPSK解調，并轉換成ASI格式的MPEG-2傳輸流，輸出給TS流復用器、QAM調制器等前端設備處理后發(fā)射到數字電視終端用戶(hù)，即相當于有線(xiàn)電視臺轉播節目的信號源；同時(shí)他還輸出
- 關(guān)鍵字： FPGA 單片機 電視碼流 嵌入式系統 衛星 轉發(fā)器
Altera宣布基于FPGA的加速器支持Intel前端總線(xiàn)
- Altera公司宣布，XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA，該模塊支持Intel的前端總線(xiàn)(FSB)?；贗ntel Xeon處理器的服務(wù)器采用這一高性能計算方案后，能夠進(jìn)一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個(gè)處理器相比，其加速性能提高了10倍到100倍，同時(shí)降低了系統總功耗。 XtremeData公司CEO Ravi Chandran評論說(shuō)：“在高性能計算市場(chǎng)應用中，St
- 關(guān)鍵字： Altera FPGA Intel 單片機 加速器 前端總線(xiàn) 嵌入式系統
利用Altera增強型配置片實(shí)現FPGA動(dòng)態(tài)配置
- 1. 引言 在當今復雜數字電路設計中，大多采用以"嵌入式微控制器+FPGA"為核心的體系結構此體系結構中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開(kāi)周期和產(chǎn)品升級的易施性。傳統的FPGA配置方案(例如調試階段的專(zhuān)用下載電纜方式。成品階段的專(zhuān)用配置片方式)在成本、效率、靈活性方面都存在著(zhù)明顯不足。針對這樣的實(shí)際問(wèn)題，基于嵌入式微控制器與FPGA廣泛共存于復雜數字系統的背景，借鑒軟件無(wú)線(xiàn)電"一機多能"的思想，提出了一種對現有傳統FPGA配置方案硬件電路稍做調整并增加部分軟件功能。即可實(shí)現FPGA動(dòng)態(tài)配置的方
- 關(guān)鍵字： Altera FPGA 單片機 配置 嵌入式系統
JPEG2000中嵌入式塊編碼的FPGA設計
- 隨著(zhù)多媒體市場(chǎng)的迅猛發(fā)展，百萬(wàn)像素的數碼相機、各種功能強大的彩屏手機等數字消費產(chǎn)品逐漸普及。這些多媒體應用均需要處理高質(zhì)量、高分辨率的大圖像，這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標準JPEG已不能滿(mǎn)足這些新的要求，而且它在低碼率時(shí)還存在著(zhù)方塊效率。因此，從1997年開(kāi)始，JPEG委員會(huì )就致力于開(kāi)發(fā)新的靜態(tài)圖像壓縮標準JPEG2000,并在2000年8月形成了最終經(jīng)濟核草案，在2000年12月使其成為了國標標準。 JPEG2000相比JPE
- 關(guān)鍵字： FPGA JPEG2000 單片機 嵌入式系統
fpga-nios介紹
您好，目前還沒(méi)有人創(chuàng )建詞條fpga-nios!
歡迎您創(chuàng )建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng )建詞條
fpga-nios電路
fpga-nios相關(guān)帖子
fpga-nios資料下載
fpga-nios專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473