fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區

“老司機”：我不推薦因找工作而學(xué)習FPGA

　　最近的幾篇論文都改好投出去了，希望后面有好的結果。暫時(shí)也就有點(diǎn)閑暇時(shí)間空出來(lái)了，好久沒(méi)有寫(xiě)技術(shù)文章來(lái)總結提煉一下了，今天難得就寫(xiě)一點(diǎn)?！　∶磕甑搅苏夜ぷ鞯臅r(shí)節，總會(huì )有很多迷茫的小本甚至是小碩在到處訊問(wèn)說(shuō)：我是不是應該去參加個(gè)培訓班，去學(xué)一門(mén)什么什么技術(shù)。然后學(xué)哪個(gè)比較好找工作一點(diǎn)，學(xué)哪個(gè)收入會(huì )高一點(diǎn)等等。每當這個(gè)時(shí)候就有很多抱著(zhù)就業(yè)目的的人來(lái)問(wèn)到底學(xué)什么技術(shù)好啊，哪個(gè)技術(shù)有前途啊，等等?！　∫话阍谶@個(gè)時(shí)候，我是不推薦這幫人去學(xué)習FPGA的。當然，并不是FPGA技術(shù)不好，也不是學(xué)FPGA技術(shù)沒(méi)有前途，而
關(guān)鍵字： FPGA SoC

高云半導體推出FPGA離線(xiàn)燒錄器及數據流文件加密工具

　　中國濟南，2018年3月19日訊，山東高云半導體科技有限公司(以下簡(jiǎn)稱(chēng)“高云半導體”)今日宣布推出高云 FPGA四路并行離線(xiàn)燒錄器(以下簡(jiǎn)稱(chēng)“離線(xiàn)燒錄器”)，支持高云半導體小蜜蜂家族GW1N(R)系列芯片數據流文件的離線(xiàn)燒錄?！　D一離線(xiàn)燒錄器外觀(guān)圖　　離線(xiàn)燒錄器(圖一)是指在脫離PC環(huán)境下對GW1N(R)芯片進(jìn)行數據燒錄的設備，具備速度快、數據保密、便攜穩定、多路燒錄等特點(diǎn)，適用于工廠(chǎng)大批量、快速量產(chǎn)，并方便檢修人員外出攜帶;相比傳統的PC終端，離線(xiàn)燒錄器優(yōu)勢顯著(zhù)?！　∑湟?，離
關(guān)鍵字：高云 FPGA

深度觀(guān)察，賽靈思新任全球總裁的三把火

2018年一月，賽靈思迎來(lái)了第四任總裁Victor Peng。Victor Peng此前擔任賽靈思COO（首席運營(yíng)官），負責賽靈思公司全球銷(xiāo)售、產(chǎn)品和垂直市場(chǎng)、產(chǎn)品的開(kāi)發(fā)以及全球運營(yíng)和質(zhì)量工作。在此之前，他曾任賽靈思產(chǎn)品執行副總裁兼總經(jīng)理，負責公司產(chǎn)品組合與差異性技術(shù)的定義、開(kāi)發(fā)以及產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)，實(shí)現了連續三代核心產(chǎn)品的領(lǐng)先地位，于2017年10月成為董事會(huì )成員之一。
關(guān)鍵字： Xilinx FPGA ACAP

Xilinx CEO 描繪公司新愿景與戰略藍圖

　　自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.)總裁兼首席執行官(CEO)Victor?Peng?，今天揭示了公司的未來(lái)愿景與戰略藍圖。Peng?的愿景旨在為賽靈思帶來(lái)新發(fā)展、新技術(shù)和新方向，打造“自適應計算加速平臺”。在該世界中，賽靈思將超越?FPGA?的局限，推出高度靈活且自適應的全新處理器及平臺產(chǎn)品系列，為用戶(hù)從端點(diǎn)到邊緣再到云端多種不同技術(shù)的快速創(chuàng )新提供支持?！　D一?賽靈思CEO?Victor
關(guān)鍵字： Xilinx FPGA

“老司機”十年FPGA從業(yè)經(jīng)驗總結

　　大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當初第一次在EDA實(shí)驗平臺上完成數字秒表、搶答器、密碼鎖等實(shí)驗時(shí)那個(gè)興奮勁。當時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。　　后來(lái)讀研究生,工作陸陸續續也用過(guò)Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習了verilogHDL語(yǔ)言,學(xué)習的過(guò)程中也慢慢體會(huì )到verilog的妙用,原來(lái)一小段語(yǔ)言就能完成復雜的原理圖設計,而且語(yǔ)言的移植性可操作性比原理圖
關(guān)鍵字： FPGA Verilog

高云半導體宣布在香港科學(xué)園設立香港研發(fā)中心

　　作為國內領(lǐng)先的可編程邏輯器件供應商,廣東高云半導體科技股份有限公司(以下簡(jiǎn)稱(chēng)“高云半導體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓,這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后,高云半導體成立的第五大研發(fā)中心。　　“在香港科學(xué)園設立研發(fā)中心,將為高云半導體在國際市場(chǎng)開(kāi)拓,創(chuàng )新合作等方面提供重要的技術(shù)支持,”高云半導體CEO朱璟輝介紹,“作為一個(gè)創(chuàng )新驅動(dòng)型的公司,高云將在香港打造一個(gè)實(shí)力雄厚的研發(fā)與技術(shù)支
關(guān)鍵字：高云 FPGA

高云半導體宣布在香港科學(xué)園設立香港研發(fā)中心

中國香港，2018年3月12日，作為國內領(lǐng)先的可編程邏輯器件供應商，廣東高云半導體科技股份有限公司（以下簡(jiǎn)稱(chēng)“高云半導體”）今日宣布成立香港研發(fā)中心，新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓，這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后，高云半導體成立的第五大研發(fā)中心。
關(guān)鍵字： FPGA 高云半導體

一文讀懂如何更經(jīng)濟地設計一顆新的芯片

　　我們(IEEE)最近與Bunny Huang進(jìn)行了有趣的交流，他是硬件大師以及Chumby，NetTV和Novena Laptop等的創(chuàng )造者。他還是Hacking the Xbox，The Essential Guide to Electronics in Shenzhen兩篇文章的作者，在IEEE Spectrum中有兩篇專(zhuān)題文章?！　∥覀兏信d趣的是Huang的意見(jiàn)，一個(gè)小的資金適中的團隊，
關(guān)鍵字：芯片 FPGA

基于OMAP-L138 DSP+ARM的處理器與FPGA實(shí)現SDR系統

　　CritICal Link公司的某客戶(hù)需要針對多個(gè)應用開(kāi)發(fā)一個(gè)擴頻無(wú)線(xiàn)電收發(fā)器。該客戶(hù)已經(jīng)開(kāi)發(fā)出一套算法，準備用于對信號進(jìn)行調制和解調，但他們卻缺少構建完整系統的資源和專(zhuān)業(yè)知識?？蛻?hù)希望利用軟件定義無(wú)線(xiàn)電(SDR)系統的靈活性?xún)?yōu)勢。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來(lái)實(shí)現該系統?！　∑脚_　　Critical Link選擇其MityDSP-L138F嵌入式系統模塊作為SDR的基礎，因為該模塊不僅具有很強的處理能力，而且可以
關(guān)鍵字： FPGA ARM

基于DSP和FPGA的機器視覺(jué)系統設計與實(shí)現

　　本文將機器視覺(jué)與網(wǎng)絡(luò )技術(shù)相結合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應用ALTERA公司的FPGA，用其實(shí)現圖像預處理，減輕了DSPs的負擔。應用網(wǎng)絡(luò )技術(shù)實(shí)現圖像傳輸?！　?、引言　　機器視覺(jué)自起步發(fā)展到現在，已有15年的發(fā)展歷史。應該說(shuō)機器視覺(jué)作為一種應用系統，其功能特點(diǎn)是隨著(zhù)工業(yè)自動(dòng)化的發(fā)展而逐漸完善和發(fā)展的?！　∧壳?，國際上視覺(jué)系統的應用方興未艾，1998年的市場(chǎng)規模為46億美元。在國外，機器視覺(jué)的應用普及主要體現在半導體及電子行業(yè)，其中大概 40%
關(guān)鍵字： DSP FPGA

再續FPGA初心，京微齊力脫胎京微雅格重新起航

　　新的一年開(kāi)啟新的希望，新的空白承載新的夢(mèng)想。這是年初一集微網(wǎng)給讀者們拜年時(shí)寫(xiě)的寄語(yǔ)。在中國農歷新年開(kāi)年之際，半導體產(chǎn)業(yè)里也迎來(lái)了許多新的起點(diǎn)。例如長(cháng)江存儲在與蘋(píng)果就采購前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅守18個(gè)月后的二次創(chuàng )業(yè)。　　2005年年底，即將從清華大學(xué)計算機專(zhuān)業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開(kāi)始了國產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關(guān)引導資金支持下，該公司也轉換身份并更名為“京微雅格&r
關(guān)鍵字：京微雅格 FPGA

FPGA重點(diǎn)知識13條，助你構建完整“邏輯觀(guān)”之三

　　10、FPGA的時(shí)序基礎理論　　我們的分析從下圖開(kāi)始，下圖是常用的靜態(tài)分析結構圖，一開(kāi)始看不懂公式不要緊，因為我會(huì )在后面給以非常簡(jiǎn)單的解釋?zhuān)骸　∵@兩個(gè)公式是一個(gè)非常全面的，準確的關(guān)于建立時(shí)間和保持時(shí)間的公式。其中Tperiod為時(shí)鐘周期;Tcko為D觸發(fā)器開(kāi)始采樣瞬間到D觸發(fā)器采樣的數據開(kāi)始輸出的時(shí)間;Tlogic為中間的組合邏輯的延時(shí);Tnet為走線(xiàn)的延時(shí);Tsetup為D觸發(fā)器的建立時(shí)間;Tclk_skew為時(shí)鐘偏移，偏移的原因是因為時(shí)鐘到達前后兩個(gè)D觸發(fā)器的路線(xiàn)不是一樣長(cháng)?！　∵@里我們來(lái)做如下轉
關(guān)鍵字： FPGA 時(shí)序

FPGA重點(diǎn)知識13條，助你構建完整“邏輯觀(guān)”之二

　　8、FPGA時(shí)鐘系統　　1. FPGA的全局時(shí)鐘是什么?　　FPGA的全局時(shí)鐘應該是從晶振分出來(lái)的，最原始的頻率。其他需要的各種頻率都是在這個(gè)基礎上利用PLL或者其他分頻手段得到的?！　?. 全局時(shí)鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡(luò )，這樣抖動(dòng)和到任意觸發(fā)器的延時(shí)差最小，這個(gè)也就是FPGA做同步設計可以不需要做后仿真的原因?！　∪謺r(shí)鐘：今天我們從另一個(gè)角度來(lái)看一下時(shí)鐘的概念：時(shí)鐘是D觸發(fā)器的重要組成部分，一個(gè)有效邊沿使得D觸發(fā)器進(jìn)行一次工作。而更多的時(shí)候，D觸發(fā)器保
關(guān)鍵字： FPGA 時(shí)鐘

FPGA重點(diǎn)知識13條，助你構建完整“邏輯觀(guān)”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復燒寫(xiě)，它實(shí)現組合邏輯的基本結構不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復配置的結構。查找表可以很好地滿(mǎn)足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結構，也有一些軍品和宇航級FPGA采用
關(guān)鍵字： FPGA CPLD

eFPGA or FPGA SoC，誰(shuí)將引領(lǐng)下一代可編程硬件潮流？

　　eFPGA：冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA)，是近期興起的新型電路IP?！　‰S著(zhù)摩爾定律越來(lái)越接近瓶頸，制造ASIC芯片的成本越來(lái)越高。因此，設計者會(huì )希望ASIC能實(shí)現一定的可配置性，同時(shí)又不影響性能。在希望能做成可配置的模塊中，負責與其他芯片或者總線(xiàn)通信的接口單元又首當其沖。在芯片中，模塊間的通信往往使用簡(jiǎn)單的并行接口或者配合簡(jiǎn)單的時(shí)序邏輯，但是在芯片間通信時(shí)為了保證可靠性，必須通過(guò)一系列握手(handshake)協(xié)議來(lái)完成通信接口。設計者往往希望自己的SoC
關(guān)鍵字： eFPGA FPGA