EEPW首頁(yè) >>
主題列表 >>
fpga+mpu+mcu
fpga+mpu+mcu 文章 進(jìn)入fpga+mpu+mcu技術(shù)社區
FPGA與CPLD的區別
- 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時(shí)序邏輯。換句話(huà)說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結構。②ＣＰＬＤ的連續式布線(xiàn)結構決定了它的時(shí)序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線(xiàn)結構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過(guò)修改具有固定內連電路的邏輯功能來(lái)編程,ＦＰＧＡ主要通過(guò)
- 關(guān)鍵字： CPLD FPGA
一種眼科B型超聲診斷議
- 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數據共享RAM實(shí)現采樣和顯示相對獨立的模塊化設計方案以及FPGA在該設計中的具體應用。 20世紀50年代初超聲探測開(kāi)始應用于醫學(xué)領(lǐng)域至今，超聲診斷技術(shù)已有了長(cháng)足的進(jìn)展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類(lèi)，它們是：①按圖像信息的獲取方法分類(lèi)，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
- 關(guān)鍵字： FPGA 醫療電子專(zhuān)題
Nios II系統在數字式心電診監測設備中的應用
- （1、武漢科技學(xué)院 河北 武漢 430073；2、華中科技大學(xué) 同濟醫學(xué)院河北 武漢 430000） 1 引言心電檢測儀是醫學(xué)界運用廣泛的一種心電監測設備，他主要由12導聯(lián)心電傳感器和心電信號處理設備兩部分組成，目前運用廣泛的數字式心電檢測儀大都是由DSP處理器外加一個(gè)單片機（MCU），通過(guò)編寫(xiě)復雜的并行通訊協(xié)議來(lái)完成的，這種結構雖然有較高的精度，但硬件設計復雜，軟件編寫(xiě)煩瑣，相應的開(kāi)發(fā)周期長(cháng)，研制成本高。本設計采用Altera公司先進(jìn)的SOPC（可編程片上系統）解決方案--以32位Nios I
- 關(guān)鍵字： FPGA II Nios 醫療電子專(zhuān)題
基于FPGA的數字式心率計
- 心率計是常用的醫學(xué)檢查設備，實(shí)時(shí)準確的心率測量在病人監控、臨床治療及體育競賽等方面都有著(zhù)廣泛的應用。心率測量包括瞬時(shí)心率測量和平均心率測量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數在測量時(shí)都是必要的。 測量心率有模擬和數字兩種方法。模擬方法是在給定的時(shí)間間隔內計算R波（或脈搏波）的脈沖個(gè)數，然后將脈沖計數乘以一個(gè)適當的常數測量心率的。這種方法的缺點(diǎn)是測量誤差較大、元件參數調試困難、可靠性差。數字方法是先測量相鄰R波之間的時(shí)間，
- 關(guān)鍵字： FPGA 醫療電子專(zhuān)題 醫療保健類(lèi)
用單片機實(shí)現SRAM工藝FPGA的加密應用
- 在現代電子系統設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進(jìn)行重配置，這就使得可以通過(guò)監視配置的位數據流，進(jìn)行克隆設計。因此，在關(guān)鍵、核心設備中，必須采用加密技術(shù)保護設計者的知識產(chǎn)權。 1 基于SRAM工藝FPGA的保密性問(wèn)題 通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機通過(guò)下載電纜配置、用專(zhuān)用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器
- 關(guān)鍵字： FPGA SRAM 單片機 加密 嵌入式系統 存儲器
賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA
- 通過(guò)PCI EXPRESS兼容性測試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
- 關(guān)鍵字： FPGA v1.1標準測試 單片機 嵌入式系統 賽靈思VIRTEX-5
利用MCU的內部振蕩器為電源增加智能控制
- 傳統上，開(kāi)關(guān)電源（SMPS）是用一個(gè)基本的模擬控制環(huán)路來(lái)實(shí)現的，但數字信號控制器（DSC）技術(shù)的最新發(fā)展使得采用全數字控制機制的設計變得非常實(shí)用和經(jīng)濟，但是，預計全數字控制技術(shù)將最初應用在高端產(chǎn)品中，因為在高端產(chǎn)品中，該技術(shù)得好處非常明顯和直接。然而，許多模擬電源應用也能從即使最小、最便宜的微控制器（MCU）所提供的可配置能力和智能中獲得很多好處，實(shí)際上，在電源中最少可能有4個(gè)獨立的數字控制階段，它們是開(kāi)/關(guān)控制，比例控制配置、控制數字反饋或全數字控制，其中開(kāi)關(guān)控制階段具有一些令人矚目的優(yōu)勢。通過(guò)使傳統開(kāi)
- 關(guān)鍵字： MCU SMPS 電源技術(shù) 模擬技術(shù) 振蕩器 模擬IC 電源
賽靈思最新版ISE大幅縮短FPGA設計周期
- 賽靈思公司（Xilinx, Inc.）推出業(yè)界應用最廣泛的集成軟件環(huán)境（ISE）設計套件的最新版本ISE 9.1i。新版本專(zhuān)門(mén)為滿(mǎn)足業(yè)界當前面臨的主要設計挑戰而優(yōu)化，這些挑戰包括時(shí)序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設計中未變更部分實(shí)施結果的同時(shí)，將硬件實(shí)現的速度再提高多達6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
- 關(guān)鍵字： FPGA ISE 單片機 嵌入式系統 賽靈思
以太網(wǎng)到多路E1適配電路設計及FPGA實(shí)現
- 伴隨著(zhù)Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長(cháng)，如何利用現有的電信資源組建寬帶IP網(wǎng)絡(luò )是近年來(lái)研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開(kāi)銷(xiāo)少、實(shí)現簡(jiǎn)單，具有自動(dòng)保護切換功能；POA的復接過(guò)程比較復雜，可以通過(guò)高系統開(kāi)銷(xiāo)提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場(chǎng)看，各大通信設備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
- 關(guān)鍵字： E1 FPGA 單片機 嵌入式系統 適配電路 通訊 網(wǎng)絡(luò ) 無(wú)線(xiàn)
FPGA:來(lái)日方長(cháng)顯身手--專(zhuān)訪(fǎng)Altera總裁兼CEO John Daane
- Altera是一個(gè)團結緊密的團體，每一個(gè)成員都有共同的堅定的信念和為此信念奮斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負責ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專(zhuān)家?？磥?lái)他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來(lái)了。 如果現在讓我歷
- 關(guān)鍵字： FPGA
DVB-C解交織器的FPGA實(shí)現
- 卷積交織和解交織原理簡(jiǎn)介 在DVB-C系統當中，實(shí)際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的，在統計上是相關(guān)的，所以一旦出現不能糾正的錯誤時(shí)，這種錯誤將連續存在。因此在DVB-C系統里，采用了卷積交織來(lái)解決這種問(wèn)題。它以一定規律擾亂源符號數據的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規律恢復出源符號數據。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數M=n/I=204/12=17(M為交織基數)。這里的
- 關(guān)鍵字： DVB-C FPGA 單片機 嵌入式系統
fpga+mpu+mcu介紹
您好，目前還沒(méi)有人創(chuàng )建詞條fpga+mpu+mcu!
歡迎您創(chuàng )建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。 創(chuàng )建詞條
fpga+mpu+mcu相關(guān)帖子
fpga+mpu+mcu資料下載
fpga+mpu+mcu專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473