<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dsp-dmax

基于C5509A的功放閉環(huán)數字控制系統(圖)

  • 隨著(zhù)通信系統的發(fā)展,要求通信具有更高的傳輸可靠性、更強的抗干擾能力。在無(wú)線(xiàn)信號發(fā)射過(guò)程中,射頻信號必須經(jīng)功放放大,再經(jīng)天線(xiàn)發(fā)射出去,信號經(jīng)功放后的幅度和穩定性對通信的可靠性和抗干擾起著(zhù)關(guān)鍵作用。攻放輸出信號的幅度越大通信可靠性越穩定,接收的準確性和可靠性就越高。在發(fā)射端,功放輸出功率控制一方面需要保證功放的安全可靠,另一方面又要盡可能使功放輸出功率最大。因此,對功放的輸出功率控制就顯得十分重要,早期的功放控制一般采用模擬等方法實(shí)現。
  • 關(guān)鍵字: C5509A  DSP  功放  閉環(huán)  數字控制  

基于DSP的數碼相機中的MPEG-4 壓縮

  • 雖然數碼相機 (DSC) 投入市場(chǎng)僅幾年時(shí)間,但已經(jīng)使消費類(lèi)電子成像業(yè)發(fā)生了翻天覆地的變化。目前,全球售出的相機中大約有三分之一是數碼相機,而且其份額還在穩步上升。
  • 關(guān)鍵字: DSP  數碼  MPEG-4  壓縮  

用FPGA實(shí)現FIR濾波器

  • 你接到要求用FPGA實(shí)現FIR濾波器的任務(wù)時(shí),也許會(huì )想起在學(xué)校里所學(xué)的FIR基礎知識,但是下一步該做什么呢?哪些參數是重要的?做這個(gè)設計的最佳方法是什么?還有這個(gè)設計應該怎樣在FPGA中實(shí)現?現在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設計,因為FIR是用FPGA實(shí)現的最普通的功能。
  • 關(guān)鍵字: FIR濾波器  DSP  LUT  FPGA  

MAX706S在DSP系統中的應用

  • 對于實(shí)際的DSP應用系統特別是產(chǎn)品化的DSP系統而言,可靠性是一個(gè)不容忽視的問(wèn)題。由于DSP系統的時(shí)鐘頻率比較高,因此在運行時(shí)極有可能發(fā)生干擾和被干擾的現象,嚴重時(shí)系統可能會(huì )出現死機。為了克服這種情況,除了在軟件上作一些保護措施外,硬件上也必須作相應的處理。硬件上最有效的保護措施就是采用具有監視(Watchdog)功能的自動(dòng)復位電路。各大公司生產(chǎn)了多種微處理器監控器,用來(lái)監測微處理器的運行狀態(tài),一旦微處理器失控就強行復位微處理器,引導程序重新運行。
  • 關(guān)鍵字: MAX706S  DSP  監控電路  

動(dòng)量輪模擬器的設計

  • 在衛星姿態(tài)和軌道控制計算機(AOCC)分系統的設計和室內聯(lián)調階段,為方便系統調試,需設計動(dòng)量輪模擬器,模擬執行機構動(dòng)量輪所決定的衛星姿態(tài)和控制效果,代替真實(shí)部件進(jìn)行分系統的開(kāi)環(huán)和閉環(huán)試驗。
  • 關(guān)鍵字: 動(dòng)量輪  模擬器  DSP  

利用FPGA和多通道光模塊組合長(cháng)距離傳送高速數據

  • 目前基于銅電纜的高速串口能夠以數千兆位速率進(jìn)行數據傳送,并可通過(guò)使用多個(gè)并行通道達成超過(guò)100Gbps的數據傳輸率,不過(guò)傳送的距離卻受到限制,一個(gè)可以改善傳輸距離的作法是使用光互連來(lái)取代銅電纜,Alt
  • 關(guān)鍵字: DSP  LGA  FPGA  DDM  

基于FPGA+DSP的智能車(chē)全景視覺(jué)系統

  • 為實(shí)現智能車(chē)全景視覺(jué)系統的應用研究平臺,設計了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數字圖像采集與處理系統。該系統由兩片FPGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺(jué)圖像采集的同步控制、邏輯處理,第二片FPGA輔助DSP進(jìn)行海量圖像數據的高速并行處理。
  • 關(guān)鍵字: 全景視覺(jué)系統  FPGA+DSP  數字圖像采集與處理系統  

基于FPGA和多DSP的高速視覺(jué)測量系統的研究

  • 針對高速視覺(jué)測量系統數據處理速度快、數據處理量大的特點(diǎn),將FPGA技術(shù)與DSP技術(shù)相結合,研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺(jué)測量系統。詳細介紹了FPGA技術(shù)與多DSP技術(shù)在數字圖像處理過(guò)程中的不同應用、高速視覺(jué)測量系統的總體結構以及各部分的工作原理。
  • 關(guān)鍵字: 高速視覺(jué)測量系統  DSP  FPGA  

基于DSP的嵌入式導航計算機系統中CPLD器件軟件更新的實(shí)現

  • 針對嵌入式導航計算機系統中CPLD器件軟件更新需求,提出了通過(guò)串行方式基于DSP的CPLD軟件更新方案,通過(guò)DSP的I/O口模擬CPLD的JTAG時(shí)序邏輯,將由串口接收到的CPLD配置信息文件,移入到其內部邏輯中,從而實(shí)現軟件更新。分析研究了實(shí)現該方案需解決的硬件和軟件中的關(guān)鍵問(wèn)題,設計實(shí)現了提出的CPLD器件軟件更新方案,并在實(shí)際的導航計算機系統中進(jìn)行了驗證和應用。
  • 關(guān)鍵字: CPLD器件軟件更新  DSP  JTAG  

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-整數DCT變換的設計與實(shí)現

  • 本節旨在設計實(shí)現了視頻壓縮標準H.264算法中的整數DCT變換部分,幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  整數DCT變換  H.264  

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統設計系統中,FPGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計算任務(wù)。而這些計算工作中最消耗時(shí)間的就是乘法運算,因此本實(shí)例的主要內容就是幫助讀者學(xué)會(huì )調用硬件乘法IP核。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統設計之:FPGA+DSP協(xié)同平臺的調試技巧和注意事項

  • 作為雙芯片的協(xié)同系統,調試的開(kāi)始階段需要對每個(gè)芯片進(jìn)行單獨測試。這種情況下就需要避免另外一個(gè)芯片對調試產(chǎn)生影響,比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  內部邏輯分析儀  隔離調試  

FPGA與DSP協(xié)同處理系統設計之: FPGA與DSP的通信接口設計

  • 以上的接口中,比較常用的接口是EMIF和HPI。其中總線(xiàn)接口需要協(xié)議支持,開(kāi)發(fā)難度較大,串行接口開(kāi)發(fā)簡(jiǎn)單,但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應用,不具備通用性,而且需要修改DSP驅動(dòng),開(kāi)發(fā)周期較長(cháng)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

FPGA與DSP協(xié)同處理系統設計之: 基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

  • FPGA的一個(gè)重要的應用領(lǐng)域就是數字信號處理,隨著(zhù)FPGA密度和速度的提高,現在FPGA已經(jīng)可以勝任一些原來(lái)只有專(zhuān)用芯片或者多DSP才能完成的計算任務(wù)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  

基于FPGA的數字下變頻的工作理念分析

  •  近年來(lái),軟件無(wú)線(xiàn)電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向,數字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無(wú)線(xiàn)電的核心技術(shù)之一,也是計算量最大的部分?;贔PGA的DDC設計一
  • 關(guān)鍵字: DSP  DDC  FPGA  濾波器  
共3923條 13/262 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|

dsp-dmax介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dsp-dmax!
歡迎您創(chuàng )建該詞條,闡述對dsp-dmax的理解,并與今后在此搜索dsp-dmax的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

DSP-dMAX    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>