<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> designware ip

CDMA無(wú)線(xiàn)終端TCP／IP協(xié)議介紹

  • CDMA是無(wú)線(xiàn)通信領(lǐng)域的后起之秀，采用頻分編碼技術(shù)，與基于時(shí)分復用的GSM相比具有明顯優(yōu)勢。CDMA能夠實(shí)現從現有通信系統到下一代通信系統的平滑過(guò)渡，具有較強的功能伸縮性；可以支持先進(jìn)的天線(xiàn)技術(shù)，通過(guò)增加小區覆蓋
  • 關(guān)鍵字： 協(xié)議  介紹  IP  TCP  無(wú)線(xiàn)  終端  CDMA  

IP4776CZ38構成的HDMI接口技術(shù)

  • 本文介紹了IP4776CZ38主要特性和優(yōu)勢, 功能方框圖, HDMI發(fā)送器和接收器應用框圖以及PCB布局方案框圖.NXP公司的IP4776CZ38是全集成的HDMI接口器件,集成了電平轉移,ESD和背驅保護等功能. IP4776CZ38和HDMI 1.3兼容,每路
  • 關(guān)鍵字： 4776  HDMI  IP  38    

利用FFT IP Core實(shí)現FFT算法

  • 結合工程實(shí)踐，介紹了一種利用FFT IP Core實(shí)現FFT的方法，設計能同時(shí)對兩路實(shí)數序列進(jìn)行256點(diǎn)FFT運算，并對轉換結果進(jìn)行求模平方運算，且對數據具有連續處理的能力。設計采用低成本的FPGA實(shí)現，具有成本低、性能高、
  • 關(guān)鍵字： FFT  Core  IP  算法    

可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl

  • 如果適配器模塊是由NI公司開(kāi)發(fā)的，那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開(kāi)發(fā)的，則或許提供定
  • 關(guān)鍵字： FlexRIO  Verilog  VHDL  IP    

TCP/IP遠程網(wǎng)絡(luò )步進(jìn)電機控制器

  • 在計算機整合制造業(yè)(CIM)或工業(yè)自動(dòng)化(IA)領(lǐng)域，許多控制設備進(jìn)行長(cháng)距離的數據傳送時(shí)有困難，抗干擾性能不好,多 ...
  • 關(guān)鍵字： TCP  IP  遠程網(wǎng)絡(luò )  步進(jìn)電機  控制器  

基于FPGA的UPFC控制器IP設計

  • 　0 引言 　　統一潮流控制器(Unified Power Flow Con-troller，簡(jiǎn)稱(chēng)UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動(dòng)的設備，它可在保證輸電線(xiàn)輸送容量接近熱穩定極限的同時(shí)又不至于過(guò)負荷?？刂葡到y是UPFC的核
  • 關(guān)鍵字： IP  設計  控制器  UPFC  FPGA  基于  

IP承載網(wǎng)絡(luò )規劃設計探討

  • 毋庸置疑，現代通信網(wǎng)絡(luò )的發(fā)展，是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò )）的發(fā)展歷程，這其中市場(chǎng)推動(dòng)的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò )技術(shù)，在九十年代
  • 關(guān)鍵字： 探討  規劃設計  網(wǎng)絡(luò )  承載  IP  

基于Nios II處理器的SVPWM IP Core設計

  • 摘要 為降低FPGA實(shí)現3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數和余弦函數的關(guān)系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實(shí)現了算法的硬件設計，并封裝成IP核以方便
  • 關(guān)鍵字： SVPWM  Nios  Core  IP    

基于Nios II步進(jìn)電機控制器IP核的設計與實(shí)現

  • 摘要 根據Nios II處理器的Avalon總線(xiàn)規范，設計了一款面向步進(jìn)電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設計的方法，功能符合Avalon總線(xiàn)的讀寫(xiě)傳輸時(shí)序，具有完備的步進(jìn)電機驅動(dòng)能力。仿真結果表明，該IP核具有
  • 關(guān)鍵字： IP  設計  實(shí)現  控制器  電機  Nios  II  步進(jìn)  基于  

IP承載網(wǎng)絡(luò )規劃設計分析

  • 毋庸置疑，現代通信網(wǎng)絡(luò )的發(fā)展，是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò )）的發(fā)展歷程，這其中市場(chǎng)推動(dòng)的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò )技術(shù)，在九十年代
  • 關(guān)鍵字： 分析  規劃設計  網(wǎng)絡(luò )  承載  IP  

ATM網(wǎng)絡(luò )與IP兼容技術(shù)介紹

  • ATM可以提供空前的可伸縮性和性?xún)r(jià)比，以及對將來(lái)的實(shí)時(shí)業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網(wǎng)絡(luò )層協(xié)議如IP、IPX、AppleTalk等的基礎上，因此，ATM的成功及Internet
  • 關(guān)鍵字： 技術(shù)  介紹  兼容  IP  網(wǎng)絡(luò )  ATM  

基于IP復用和SOC技術(shù)的微處理器FSPLCSOC模塊設計

  • 基于IP復用和SOC技術(shù)的微處理器FSPLCSOC模塊設計,1 引言 　　文中采用IP核復用方法和SOC技術(shù)基于A(yíng)VR 8位微處理器AT90S1200IP Core設計專(zhuān)用PLC微處理器FSPLCSOC模塊。隨著(zhù)芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統SOC(System-on-Chip)技術(shù)為主的設計方式。一
  • 關(guān)鍵字： FSPLCSOC  模塊  設計  微處理器  技術(shù)  IP  復用  SOC  基于  

MCU&USB設備控制器IP核的設計

  • MCUUSB設備控制器IP核的設計,摘要：用硬件描述語(yǔ)言verilog HDL設計實(shí)現了一種MCUUSB設備控制器IP核。論文首先簡(jiǎn)要介紹了設計的背景,重點(diǎn)對自主研發(fā)的將MCUUSB控制器集成于一個(gè)芯片的設計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
  • 關(guān)鍵字： 設計  IP  控制器  設備  MCU&USB  

嵌入式微處理器IP core設計與分析

  • 嵌入式微處理器IP core設計與分析,摘要：本文在對傳統微控制器進(jìn)行系統分析的基礎上，提出了一種較好的改進(jìn)設計方法?；乇芰藗鹘y微控制器基于累加器的ALU結構及算術(shù)邏輯指令：并在指令執行時(shí)序上盡量減少指令執行所需的時(shí)鐘周期。通過(guò)仿真驗證證明該設
  • 關(guān)鍵字： 設計  分析  core  IP  微處理器  嵌入式  

基于嵌入式Linux的TFT LCD IP及驅動(dòng)的設計

  • 系統總體設計方案本系統的總體設計框圖如圖1所示。
    圖1 系統框圖

    Nios II處理器在SDRAM中開(kāi)辟幀緩沖(Frame buffer)，可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數據(640times;480times;2Byt
  • 關(guān)鍵字： IP  驅動(dòng)  設計  LCD  TFT  嵌入式  Linux  基于  
共812條 27/55 |‹ « 25 26 27 28 29 30 31 32 33 34 » ›|

designware ip介紹

您好，目前還沒(méi)有人創(chuàng )建詞條designware ip!
歡迎您創(chuàng )建該詞條，闡述對designware ip的理解，并與今后在此搜索designware ip的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>