asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區

Arm聯(lián)手賽靈思FPGA提供免費的Cortex-M處理器，助力開(kāi)發(fā)人員拓展設計邊界

　　Arm宣布與賽靈思攜手合作，通過(guò)Arm DesignStart項目將Arm Cortex-M處理器的優(yōu)勢帶入FPGA項目開(kāi)發(fā)，助力嵌入式開(kāi)發(fā)人員快速、免費、方便地獲取成熟的Arm IP?！　‰S著(zhù)科技的持續快速發(fā)展和不斷突破，業(yè)界對產(chǎn)品設計靈活性的需求也隨之提升。據預測，2016年至2022年期間，現場(chǎng)可編程門(mén)陣列(FPGA)/可編程邏輯器件(PLD)出貨量將增長(cháng)74%。*這一發(fā)展趨勢給OEM廠(chǎng)商帶來(lái)了更大壓力——他們需要以更快的速度和更少的投資開(kāi)發(fā)靈活且基于應用程序優(yōu)化的設計。為滿(mǎn)足這些需求，無(wú)論采用
關(guān)鍵字： Arm FPGA

　　AI芯片是當前科技產(chǎn)業(yè)和社會(huì )關(guān)注的熱點(diǎn)，也是AI技術(shù)發(fā)展過(guò)程中不可逾越的關(guān)鍵一環(huán)，不管有什么好的AI算法，要想最終應用，就必然要通過(guò)芯片實(shí)現?！　≌凙I芯片，就必須先對AI下一個(gè)定義。在萊迪斯半導體亞太區資深事業(yè)發(fā)展經(jīng)理陳英仁看來(lái)，“AI神經(jīng)網(wǎng)絡(luò )”不是簡(jiǎn)單定義為某類(lèi)產(chǎn)品，而是一個(gè)新的設計方法，“傳統的一些算法，是照規則、照邏輯的，神經(jīng)網(wǎng)絡(luò )是用數據訓練出來(lái)的結果?！蹦墙裉煨【幘徒o大家剖析四大AI芯片?！　∷拇驛I芯片　　GPU：又稱(chēng)顯示核心、視覺(jué)處理器、顯示芯片，是一種專(zhuān)門(mén)在個(gè)人電腦、工作站、游戲機和一
關(guān)鍵字： GPU FPGA ASIC

　　實(shí)時(shí)在線(xiàn)的環(huán)境感知是許多可穿戴產(chǎn)品希望實(shí)現的功能。為了實(shí)現實(shí)時(shí)在線(xiàn)且準確的傳感，通常采用兩級處理的方式來(lái)最小化功耗。第一級通常是超低功耗實(shí)時(shí)在線(xiàn)的推理引擎，用于執行音頻、視頻或IMU檢測，而第二級，更耗電的應用處理器保持在睡眠模式。當檢測到預設的觸發(fā)情況(例如關(guān)鍵短語(yǔ)、有人出現或特定手勢)時(shí)，推理引擎喚醒應用處理器。FPGA的并行處理能力和功耗被認為非常適合低延遲和實(shí)時(shí)在線(xiàn)模式的推理功能。除了適用于各種互連應用，iCE40 UltraPlus還具有1mW的超低功耗和WLCSP封裝，使其成為實(shí)時(shí)在線(xiàn)可穿
關(guān)鍵字： FPGA UltraPlus

FPGA以其集成度高、靈活性強、開(kāi)發(fā)周期短的特點(diǎn)，在航天領(lǐng)域得到了越來(lái)越廣泛的應用。然而，其工作的空間環(huán)境存在著(zhù)大量gamma;光子、輻射帶電子、高能
關(guān)鍵字： FPGA 控制

對被噪聲污染的正弦波信號進(jìn)行頻率估計是信號參數估計中的經(jīng)典問(wèn)題，目前國內外已提出不少方法。文獻給出了在高斯白噪聲中對正弦波信號頻率進(jìn)行最大似
關(guān)鍵字： FPGA

現在設計人員不僅要從多種處理器架構中進(jìn)行選擇(大多數嵌入式系統設計都以處理器內核為中心)，而且外設、通信端口和模擬功能組合的選擇幾乎無(wú)限。而這
關(guān)鍵字：芯片 FPGA ARM

賽靈思SPARTAN-3A FPGA 可強化面向多端DRI 電源逆變器的控制算法實(shí)現方案面向工業(yè)應用的產(chǎn)品開(kāi)發(fā)需要在時(shí)限和產(chǎn)品規范不斷變化的環(huán)境中進(jìn)行廣泛的研究
關(guān)鍵字： FPGA 通信

當今復雜的 FPGA 含有眾多用于實(shí)現各種電路與系統的功能塊，諸如邏輯陣列、存儲器、DSP 模塊、處理器、用于時(shí)序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL
關(guān)鍵字： FPGA 控制

1. 引言直接數字頻率合成器(DDS)技術(shù)，是根據相位的概念出發(fā)直接合成所需的波形的一種新的頻率合成原理,是一種把一系列數字形式的信號通過(guò)DAC轉換成模
關(guān)鍵字：控制 FPGA

在移動(dòng)互聯(lián)、智能終端的高速發(fā)展和普及下，網(wǎng)絡(luò )熱點(diǎn)和盲點(diǎn)急需靈活的方案來(lái)完善覆蓋。由于基站選址和工程施工難度越來(lái)越大，施工成本越來(lái)越高，基站設
關(guān)鍵字： FPGA 控制

1. 引言OFDM能有效抑制多徑信道引起的深度衰落、抵抗脈沖噪聲和具有較高的頻譜效率的特點(diǎn)。但是OFDM的傳輸符號是多載波的QAM信號經(jīng)過(guò)IFFT處理后得到的
關(guān)鍵字：射頻 FPGA

　　傳統的數字電壓表設計通常以大規模ASIC(專(zhuān)用集成電路)為核心器件，并輔以少量中規模集成電路及顯示器件構成。這種電壓表的設計簡(jiǎn)單、精確度高，但是由于采用了ASIC器件使得它欠缺靈活性，其系統功能固定，難以更新擴展。而應用FPGA設計的電壓表，采用FPGA芯片控制通用A/D轉換器，可使速度、靈活性大大優(yōu)于通用數字電壓表。、　　本文采用STEP-MAX10M08核心板和STEP Base Board V3.0底板來(lái)完成簡(jiǎn)易電壓表設計，我們將設計拆分成三個(gè)功能模塊實(shí)現：　　ADC081S101_driver
關(guān)鍵字： FPGA ASIC