EEPW首頁(yè) >>
主題列表 >>
fpga設計
fpga設計 文章 進(jìn)入fpga設計技術(shù)社區
多時(shí)鐘FPGA設計策略闡述
- 利用FPGA實(shí)現大型設計時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運行的多重數據通路，這種多時(shí)鐘FPGA設計必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數、異步時(shí)鐘設計和時(shí)鐘/數據關(guān)系。設計過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線(xiàn)，本文將對這些設計策略深入闡述。
- 關(guān)鍵字： 多路復用器 FPGA設計 異步時(shí)鐘設
提高FPGA設計生產(chǎn)力的工具、技巧和方法指南
- 作者:Davin Lim，Xilinx公司 能否快速了解設計時(shí)序狀態(tài)是衡量任何FPGA設計環(huán)境有效性的關(guān)鍵。 影響FPGA設計周期生產(chǎn)力的最大因素是什么？許多設計人員的答案是，時(shí)序收斂（timing closure）是影響產(chǎn)品設計走向市場(chǎng)的關(guān)鍵，他們還為這個(gè)答案提供了充足的理由。高效實(shí)現時(shí)序收斂，獲得可信的結果是每一位設計師的夢(mèng)想。然而，這僅僅是問(wèn)題的一部分。要在整個(gè)設計周期中真正做到高效率，設計師需要依賴(lài)整個(gè)設計環(huán)境以及其中的多種工具來(lái)管理流程復雜性，并為FPGA設計的獨特風(fēng)格和方法提供真實(shí)的
- 關(guān)鍵字： FPGA設計
基于狀態(tài)機和流水線(xiàn)技術(shù)的3DES加密算法及其FPGA設計
- 隨著(zhù)網(wǎng)絡(luò )的快速發(fā)展，信息安全越來(lái)越引起人們的關(guān)注。加密技術(shù)作為信息安全的利器，正發(fā)揮著(zhù)重大的作用。通過(guò)在硬件設備（如由器、交換機等）中添加解密功能，可使存儲和傳輸的數據具有較高的安全性。傳統的加密工作是通過(guò)在主機上運行加密軟件實(shí)現的。這種方法除占用主機資源外，其運算速度較硬件加密要慢，密鑰以明文的方式存儲在程序中，或者以加密的方式存儲在文件或數字庫中，重要數據（如個(gè)人密碼PIN等）會(huì )在某一時(shí)刻以明文形式出現在計算機的內存或磁盤(pán)中，安全性較差。而硬件加密是通過(guò)獨立于主機系統外的硬件加密設備實(shí)現的，所有關(guān)鍵數
- 關(guān)鍵字： 3DES FPGA設計 單片機 加密算法 嵌入式系統 狀態(tài)機
| 共12條 1/1 1 |
fpga設計介紹
您好，目前還沒(méi)有人創(chuàng )建詞條fpga設計!
歡迎您創(chuàng )建該詞條，闡述對fpga設計的理解，并與今后在此搜索fpga設計的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對fpga設計的理解，并與今后在此搜索fpga設計的朋友們分享。 創(chuàng )建詞條
fpga設計相關(guān)帖子
fpga設計資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473