<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 賽靈思

學(xué)習FPGA應注意的問(wèn)題

  • FPGA的基礎就是數字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建議床頭都有一本數字電路的書(shū),不管是哪個(gè)版本的,這個(gè)是基礎,多了解也有助于形成硬件設計的思想。在語(yǔ)言方面,建議初學(xué)者學(xué)習Verilog語(yǔ)言,VHDL語(yǔ)言語(yǔ)法規范嚴格,調試起來(lái)很慢,Verilog語(yǔ)言容易上手,而且,一般大型企業(yè)都是用Verilog語(yǔ)言。
  • 關(guān)鍵字: 賽靈思  FPGA  HDL  

FPGA入門(mén)知識

  • 目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設計,可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局,快速的燒錄至 FPGA 上進(jìn)行測試,是現代 IC 設計驗證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現一些基本的邏輯門(mén)電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能比如解碼器或數學(xué)方程式。在大多數的FPGA里面,這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
  • 關(guān)鍵字: 賽靈思  FPGA  Verilog  

FPGA發(fā)展史

  • 何一個(gè)從事后看來(lái)很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過(guò)艱難的歷程并可能成為被研究的案例,FPGA也不例外。
  • 關(guān)鍵字: 賽靈思  FPGA  XC2064  

FPGA與ASIC

  • ASIC 和 FPGA 具有不同的價(jià)值主張,在作出選擇前必須仔細評估。兩種種技術(shù)對比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢與劣勢:
  • 關(guān)鍵字: 賽靈思  ASIC  FPGA  

什么是 FPGA?

  • 現場(chǎng)可編程門(mén)陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構成的可編程半導體器件。相對于專(zhuān)為特定設計定制構建的專(zhuān)用集成電路 (ASIC) 而言,FPGA 能通過(guò)編程來(lái)滿(mǎn)足應用和功能要求。
  • 關(guān)鍵字: 賽靈思  FPGA  ASIC  

賽靈思客戶(hù)喜獲首批Zynq-7000 器件

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. ) 今天宣布向客戶(hù)交付首批 Zynq-7000 可擴展處理平臺 (EPP),這是其完整嵌入式處理平臺發(fā)展戰略的一個(gè)重大里程碑,率先為開(kāi)發(fā)人員提供堪比ASIC 的性能與功耗,FPGA 的靈活性以及微處理器的可編程性。
  • 關(guān)鍵字: 賽靈思  FPGA  Zynq-7000   

中興通訊IP傳輸網(wǎng)絡(luò )平臺采用Virtex-6 FPGA

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. )11月14日宣布,全球電信設備和網(wǎng)絡(luò )解決方案上市提供商—中興通訊,在其基于分組的多業(yè)務(wù)承載平臺中,采用賽靈思的高性能 Virtex-6 FPGA,實(shí)現了 100G 以太網(wǎng)業(yè)務(wù)的部署。
  • 關(guān)鍵字: 賽靈思  以太網(wǎng)  Virtex-6 FPGA  

賽靈思聯(lián)盟計劃推出高等設計服務(wù)成員計劃

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. )今天宣布,賽靈思聯(lián)盟計劃 (Xilinx Alliance Program)推出高等設計服務(wù)成員計劃,作為其設計服務(wù)成員計劃的一個(gè)重要擴展,幫助 FPGA 客戶(hù)加速新產(chǎn)品的開(kāi)發(fā),并使其更輕松找到滿(mǎn)足其設計與開(kāi)發(fā)需求的最佳合作伙伴。
  • 關(guān)鍵字: 賽靈思   FPGA   

Xilinx FPGA的Fast Startup

  • 在眾多當代應用中,嵌入式系統必須滿(mǎn)足極其苛刻的時(shí)序要求。其中之一就是啟動(dòng)時(shí)間——即上電后電子系統進(jìn)入可操作狀態(tài)所需要的時(shí)間。PCI Express產(chǎn)品或汽車(chē)應用中基于CAN的電子控制單元(ECU)就是具有嚴格時(shí)序要求的電子系統的應用實(shí)例。
  • 關(guān)鍵字: 賽靈思  Xilinx  FPGA  

賽靈思推出具有全新功能的ISE 13.3設計套件

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc.)近日宣布推出具有全新功能的 ISE 13.3 設計套件,可幫助 DSP 設計人員在面向無(wú)線(xiàn)、醫療、航空航天與軍用、高性能計算和視頻應用的設計中輕松實(shí)現具備比特精度的單精度、雙精度、完全定制精度浮點(diǎn)數學(xué)運算。
  • 關(guān)鍵字: 賽靈思  DSP  ISE 13.3  

賽靈思繼續以創(chuàng )紀錄的速度投放7系列FPGA

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. )宣布在今年3月最新7系列FPGA產(chǎn)品交付客戶(hù)之后的6個(gè)多月時(shí)間里,已經(jīng)贏(yíng)得了200多項設計,創(chuàng )下業(yè)界前所未有的奇跡。迄今為止,賽靈思已經(jīng)在全球領(lǐng)域發(fā)貨數千款Virtex-7和Kintex-7FPGA,滿(mǎn)足了多種不同應用的需求,這些應用包括高性能?chē)览走_系統和新一代 200G 有線(xiàn)通信橋接器以及超高分辨率醫療成像設備和尖端測量設備等。
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  Kintex-7  

賽靈思快速度投放7系列FPGA

  •   Xilinx宣布,在今年 3 月最新7 系列FPGA 產(chǎn)品交付客戶(hù)之后的 6 個(gè)多月時(shí)間里,已經(jīng)贏(yíng)得了 200 多項設計,創(chuàng )下業(yè)界前所未有的奇跡。迄今為止,賽靈思已經(jīng)在全球領(lǐng)域發(fā)貨數千款 Virtex-7 和 KintexTM-7 FPGA,滿(mǎn)足了多種不同應用的需求,這些應用包括高性能?chē)览走_系統和新一代 200G 有線(xiàn)通信橋接器以及超高分辨率醫療成像設備和尖端測量設備等。   與市場(chǎng)需求的高度統一以及創(chuàng )新的28nm統一架構,使得賽靈思能夠以可編程邏輯(PLD)行業(yè)最快的速度向市場(chǎng)投放新產(chǎn)品。除了在
  • 關(guān)鍵字: 賽靈思  FPGA  

賽靈思發(fā)布世界最大容量FPGA

  •   賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出首批 Virtex?-7 2000T FPGA,這是利用68 億個(gè)晶體管打造的世界容量最大的可編程邏輯器件,為客戶(hù)提供了無(wú)與倫比的200 萬(wàn)個(gè)邏輯單元,相當于 2,000 萬(wàn)個(gè) ASIC 門(mén),專(zhuān)門(mén)針對系統集成、ASIC 替代以及 ASIC 原型和模擬仿真的市場(chǎng)需求。堆疊硅片互聯(lián) (SSI) 技術(shù)的應用成就了賽靈思大容量FPGA,而2.5D IC堆疊技術(shù)的率先應用, 使得賽靈思能夠為客戶(hù)提供兩倍于同類(lèi)競爭產(chǎn)品的容量并超越摩
  • 關(guān)鍵字: 賽靈思  FPGA  

賽靈思針對iPhone 推出便攜功耗估算器應用程序

  • 2011年9月29日,中國北京–全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,Inc.(NASDAQ:XLNX))今天針對iP...
  • 關(guān)鍵字: 賽靈思  功耗  估算器  

Micro/sys采用賽靈思Spartan-6 FPGA推出單板計算機

  • 2011 年 9 月 22 日,中國北京 — 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布,Micro/sys 公司采用集成了MicroBlaze 處理器子系統的Spartan-6 FPGA 和 ARM Cortex-A8 處理器推出了一款小型低功耗高穩健型計算機板。該最新商用 Micro/sys SBC1651 單板計算機 (SBC) 使嵌入式用戶(hù)不僅能夠用一個(gè)單板處理各種應用的不同 I/O(輸入/輸出)配置任務(wù),同時(shí)還可降低生產(chǎn)成本,縮短產(chǎn)品上市
  • 關(guān)鍵字: 賽靈思  FPGA  
共472條 20/32 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|

賽靈思介紹

賽靈思公司____________全球完整可編程邏輯解決方案的領(lǐng)導廠(chǎng)商 (2009年3月) 賽靈思公司(NASDAQ: XLNX)是全球完整可編程邏輯解決方案的領(lǐng)導廠(chǎng)商,占有該市場(chǎng)超過(guò)一半以上的份額,2008年度賽靈思公司的收入為19.1億美元。賽靈思屢獲殊榮的各種產(chǎn)品,包括硅片、軟件、IP、開(kāi)發(fā)板、入門(mén)套件,可使設計者為多種終端市場(chǎng)提供應用并大大縮短上市時(shí)間,包括航天/國防、汽車(chē)、 [ 查看詳細 ]

熱門(mén)主題

賽靈思    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>