<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >>  altera

Altera發(fā)布Quartus II設計軟件7.0支持Cyclone III FPGA

  •   Altera公司推出了Quartus® II軟件7.0,其訂購版和免費的網(wǎng)絡(luò )版均支持65nm Cyclone® III FPGA全系列產(chǎn)品。網(wǎng)絡(luò )版軟件對Cyclone III器件的支持表明,在所有FPGA供應商免費軟件包中,該軟件能夠支持密度最大的器件。與前一系列相比,Quartus II軟件的先進(jìn)技術(shù)和效能特性使設計人員能夠充分挖掘Cyclone III系列的潛能,器件功耗降低了50%,比最相近的低成本FPGA競爭
  • 關(guān)鍵字: Altera  Cyclone  FPGA  II  III  Quartus  單片機  嵌入式系統  設計軟件7.0  

Altera Announces Quartus II Design Software Version 7.0 With Support for Cyclone III FPGAs

  • Web Edition Offers Free Design Support for Industry’s Highest-Density Low-Cost FPGAsBeijing, March 20, 2007—Altera Corporation (NASDAQ:ALTR) today introduced Quartus II software version 7.0 with support for the entire 65-nm Cyclone? III FPGA family in bot
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

SYNPLICITY為ALTERA的CYCLONE III FPGA提供低成本優(yōu)勢

  • 領(lǐng)先的半導體設計與驗證軟件供應商 Synplicity 公司日前宣布即將為 Altera 公司的低成本 Cyclone III FPGA 提供支持。Synplicity 對其 Synplify Pro? FPGA 綜合軟件進(jìn)行了優(yōu)化,從而提供了更為快速而簡(jiǎn)便易用的解決方案,使 Cyclone III 客戶(hù)能夠迅速實(shí)現時(shí)序目標,并通過(guò)優(yōu)化面積利用來(lái)節約成本。這兩家公司保持長(cháng)期的合作伙伴關(guān)系,并在產(chǎn)品開(kāi)發(fā)過(guò)程中密切配合,從而快速實(shí)現了Synplify Pro 軟件的優(yōu)化。根據雙方合作,Altera 在產(chǎn)品公開(kāi)
  • 關(guān)鍵字: ALTERA  CYCLONE  FPGA  III  SYNPLICITY  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  • Cyclone III FPGA前所未有地同時(shí)實(shí)現了低功耗、低成本和高性能,適合無(wú)線(xiàn)通信、視頻、顯示等其他對成本敏感的應用。 2007年3月20號,北京——Altera公司今天宣布,開(kāi)始發(fā)售業(yè)界的首款65nm低成本FPGA——Cyclone III系列。Cyclone III FPGA比競爭FPGA的功耗低75%,含有5K至120K邏輯單元(LE),288個(gè)數字信號處理(DSP)乘法器,存儲器達到4Mbits。Cyclone III系列比前一代產(chǎn)品每邏輯單元成本降低20%,使設計人員能夠更多地在成本敏感
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

Ittiam Systems多格式高清晰視頻解碼器引擎選用Altera Stratix II FPGA

  •   Altera宣布印度班加洛爾的DSP系統公司Ittiam Systems(www.ittiam.com)選用了業(yè)界領(lǐng)先的Stratix II FPGA系列來(lái)開(kāi)發(fā)和實(shí)現Trinity多格式高清晰視頻解碼器(MFVDEC)軟核知識產(chǎn)權(IP)。該IP內核設計用于數字電視、高清晰(HD) DVD、HD IPTV和HD機頂盒解決方案。Ittiam之所以選擇了Altera的Stratix II FPGA系列,在于其大容量、高性能以及優(yōu)異的信號
  • 關(guān)鍵字: Altera  FPGA  II  Ittiam  Stratix  Systems  單片機  嵌入式系統  視頻解碼器引擎  消費電子  消費電子  

Altera攜手EDA伙伴實(shí)現高級信號完整性技術(shù)

  •   Altera宣布通過(guò)其EDA合作伙伴實(shí)現了預加重和均衡鏈路估算(PELE)技術(shù),幫助設計人員在A(yíng)ltera Stratix® II GX FPGA中估算信號完整性設置。Mentor Graphics公司是首家在工具流中集成了PELE的EDA合作伙伴。PELE最初只適用于A(yíng)ltera的內部信號完整性專(zhuān)家系統,與Mentor Graphics® HyperLynx工具結合后,高速設計人員采用該技術(shù)在幾個(gè)小時(shí)內便可以完成系
  • 關(guān)鍵字: Altera  EDA伙伴  單片機  高級信號  嵌入式系統  完整性技術(shù)  EDA  IC設計  

Altera、NS和MorethanIP推首款交換開(kāi)發(fā)板

  •   面臨IEEE 1588標準的挑戰而需要進(jìn)行精確時(shí)鐘同步的下一代工業(yè)控制和自動(dòng)化系統設計人員現在可以采用首款8端口交換開(kāi)發(fā)板來(lái)加速他們的互聯(lián)設計。電路板結合了來(lái)自Altera公司、國家半導體公司以及德國設計和IP供應商MorethanIP(MTIP)公司的器件和知識產(chǎn)權(IP),為最終產(chǎn)品提供了必需的關(guān)鍵功能。    新的參考電路板支持在亞微秒精度的大范圍應用中快速實(shí)施IEEE 1588標準。達到這一精度等級對滿(mǎn)足工業(yè)互聯(lián)市場(chǎng)上嚴格的通信延時(shí)和服務(wù)質(zhì)量(QoS)要求非常關(guān)鍵
  • 關(guān)鍵字: Altera  MorethanIP  NS  

Altera、NS和MorethanIP發(fā)布首款支持IEEE 1588時(shí)序控制的8端口交換開(kāi)發(fā)板

  •   面臨IEEE 1588標準的挑戰而需要進(jìn)行精確時(shí)鐘同步的下一代工業(yè)控制和自動(dòng)化系統設計人員現在可以采用首款8端口交換開(kāi)發(fā)板來(lái)加速他們的互聯(lián)設計。電路板結合了來(lái)自Altera公司、國家半導體公司以及德國設計和IP供應商MorethanIP(MTIP)公司的器件和知識產(chǎn)權(IP),為最終產(chǎn)品提供了必需的關(guān)鍵功能。   新的參考電路板支持在亞微秒精度的大范圍應用中快速實(shí)施IEEE 1588標準。達到這一精度等級對滿(mǎn)足工業(yè)互聯(lián)市場(chǎng)上嚴格的通信延時(shí)和服務(wù)質(zhì)量(QoS)要求非常關(guān)鍵。其目標應用
  • 關(guān)鍵字: 1588  8端口交換開(kāi)發(fā)板  Altera  IEEE  MorethanIP  NS  單片機  嵌入式系統  時(shí)序控制  

Altera發(fā)售可量產(chǎn)的Stratix II GX FPGA

  •     Altera公司(NASDAQ:ALTR)今天宣布開(kāi)始發(fā)售其可量產(chǎn)的Stratix® II GX FPGA。高密度Stratix II GX系列提供20個(gè)工作范圍在600Mbps至6.375Gbps的低功耗收發(fā)器,串行鏈路總鏈接能力達到前所未有的127Gbps。用戶(hù)現在可以使用Stratix II GX FPGA來(lái)設計生產(chǎn)多吉比特互聯(lián)系統,滿(mǎn)足甚至超越其性能和信號完整性規范。隨著(zhù)E
  • 關(guān)鍵字: Altera  FPGA  GX  II  Stratix  單片機  嵌入式系統  

2006年陜西省ALTERA杯大學(xué)生電子設計競賽結果

  •     在日前結束的陜西省ALTERA(亞爾特拉)杯大學(xué)生電子設計競賽中,陜西科技大學(xué)參賽的三項作品中有兩項分別榮獲二等獎和三等獎。      本次競賽由世界三大數字電子器件生產(chǎn)商之一的ALTERA公司與省教育廳聯(lián)合舉辦。競賽要求由在校本科大學(xué)生自選項目,充分利用ALTERA公司研制生產(chǎn)的EDA電子器件芯片所具備的功能,來(lái)實(shí)現其在生產(chǎn)過(guò)程等領(lǐng)域的應用開(kāi)發(fā)。由于該芯片屬于在數字弱電領(lǐng)域先進(jìn)的嵌入式數字電子器件,目前還未上市,所以使本次
  • 關(guān)鍵字: altera  電子設計  競賽  陜西  

2006陜西省ALTERA杯大學(xué)生電子設計競賽在西安石油大學(xué)開(kāi)幕

  •     2006年4月24日上午,“2006陜西省ALTERA(亞爾特拉)杯大學(xué)生電子設計競賽”開(kāi)幕式在西安石油大學(xué)隆重舉行。副校長(cháng)方明、省教育廳高等教育處處長(cháng)曾平、美國ALTERA(亞爾特拉)中國區銷(xiāo)售總監趙典峰、項目經(jīng)理許平波以及全省14所高校的參賽學(xué)生、指導老師參加了開(kāi)幕式?! ∥靼彩痛髮W(xué)副校長(cháng)、本次電子設計競賽組委會(huì )主任方明教授致歡迎詞,對美國ALTERA(亞爾特拉)公司對競賽的大力支持表示感謝,對參加競賽的師生表示熱烈歡迎,并希望參賽選手發(fā)揚拼搏精神和團隊協(xié)作精神
  • 關(guān)鍵字: altera  電子設計  競賽  陜西  

基于單片機的FPGA并行配置方法

  • 在當今變化的市場(chǎng)環(huán)境中,產(chǎn)品是否便于現場(chǎng)升級、是否便于靈活使用,已成為產(chǎn)品能否進(jìn)入市場(chǎng)的關(guān)鍵因素。在這種背景下,altera公司的基于SRAM LUT結構的FPGA器件得到了廣泛的應用。這類(lèi)器件的配置數據存儲在SRAM中。由于SRAM的掉電易失性,系統每次上電時(shí),必須重新配置數據,只有在數據配置正確的情況下系統才能正常工作。這種器件的優(yōu)點(diǎn)是可在線(xiàn)重新配置ICR(In-Circuit Reconfigurability),在線(xiàn)配置方式一般有兩類(lèi):一是通過(guò)下載電費由計算機直接對其進(jìn)行配置;二是通過(guò)微處理器對其
  • 關(guān)鍵字: altera  FPGA  單片機  可編程邏輯  配置數據  嵌入式系統  

Altera發(fā)布高端Stratix III系列

  • 業(yè)界功耗最低的高性能FPGA提供創(chuàng )新可編程功耗技術(shù) Altera公司(NASDAQ:ALTR)發(fā)布Stratix® III FPGA系列,該系列具有業(yè)界高密度高性能可編程邏輯器件中最低的功耗。Stratix III FPGA采用了TSMC的65nm工藝技術(shù),其突破性創(chuàng )新包括硬件體系結構提升和Quartus® II軟件改進(jìn),與前一代Stratix II器件相比,這些新特性使功耗降低了50%,性能提高了25%,密度是其兩倍。 Alte
  • 關(guān)鍵字: Altera  III  Stratix  單片機  嵌入式系統  

Altera推出了Quartus® II 6.1軟件

  • Altera Quartus II 6.1軟件在65nm FPGA上實(shí)現了優(yōu)異的性能和效能 支持 Stratix III器件——業(yè)界功耗最低的高性能FPGA Altera公司(NASDAQ:ALTR)今天推出了Quartus® II 6.1軟件,幫助設計人員實(shí)現優(yōu)異的性能和效能。該版本對PowerPlay功耗優(yōu)化工具進(jìn)行了改進(jìn),與Altera® Stratix® III F
  • 關(guān)鍵字: 6.1  Altera  II  Quartus®    單片機  工業(yè)控制  嵌入式系統  工業(yè)控制  

Altera新150美金Cyclone II啟動(dòng)套件

  • 支持快速簡(jiǎn)單的 低成本FPGA設計 Altera公司(NASDAQ: ALTR)推出新的低成本Cyclone® II FPGA啟動(dòng)套件,進(jìn)一步簡(jiǎn)化了FPGA設計。這一新套件含有業(yè)界成本最低的Cyclone II FPGA系列,在價(jià)格上面向廣大的FPGA用戶(hù),包括以前沒(méi)有FPGA經(jīng)驗的設計人員。其價(jià)格僅為150美金,為設計工程師提供豐富的硬件和軟件資源,幫助他們開(kāi)發(fā)對成本敏感的批量FPGA系統。 這一完整套件以簡(jiǎn)單經(jīng)濟的方式推出FPGA,是對FPGA
  • 關(guān)鍵字: Altera  Cyclone  II  單片機  啟動(dòng)套件  嵌入式系統  
共576條 36/39 |‹ « 30 31 32 33 34 35 36 37 38 39 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>