<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >>  altera

Altera實(shí)現對新的JEDEC DDR3 SDRAM標準的支持

  •   Altera宣布,在FPGA業(yè)界實(shí)現了對高性能DDR3存儲器接口的全面支持。在最近通過(guò)的JESD79-3 JEDEC DDR3 SDRAM標準下,Altera Stratix® III系列FPGA可以幫助設計人員充分發(fā)揮DDR3存儲器的高性能和低功耗優(yōu)勢,這類(lèi)存儲器在通信、計算機和視頻處理等多種應用中越來(lái)越關(guān)鍵。   這些應用處理大量的數據,需要對高性能存儲器進(jìn)行快速高效的訪(fǎng)問(wèn)。符合JESD79-3 JEDEC DDR3 SDRAM標準可滿(mǎn)足DDR3存儲器的1.5V低功耗電壓供電要求,在下一
  • 關(guān)鍵字: Altera  SDRAM  存儲器  

利用FPGA和新技術(shù),使LCD進(jìn)入HDTV市場(chǎng)

  • 高清晰TV(HDTV)是液晶顯示(LCD)技術(shù)的最新應用領(lǐng)域,它比標準LCD技術(shù)需要更高的分辨率,而數據速率和功耗也增加了。由于提高了數據速率,因此高速運動(dòng)視頻需要專(zhuān)門(mén)的圖像處理算法。這些算法可以在現場(chǎng)可編程門(mén)陣列(FPGA)中實(shí)現,將數字視頻信號正確的轉換、映射在顯示面板上。 LCD設計人員采用FPGA,可以靈活的重新配置圖像處理算法,在相同硬件平臺上,使所有產(chǎn)品中不同尺寸的LCD能夠適應不斷增加的數據速率。特別是在數字消費類(lèi)市場(chǎng)上,FPGA能夠為數字電視和顯示提供最有效的成本、性能和靈活性均
  • 關(guān)鍵字: Altera  FPGA專(zhuān)題  FPGA專(zhuān)題消費  消費  液晶顯示  LCD  

Stratix III FPGA的設計安全特性

  • 隨著(zhù)越來(lái)越多的系統采用FPGA來(lái)實(shí)現核心功能,保護FPGA中的設計和知識產(chǎn)權(IP)變得更加重要了。只有Stratix® III高性能、高密度FPGA能夠提供易失和非易失設計安全特性,保護您的設計不被復制、反向剖析和篡改。 Stratix III器件中的設計安全性實(shí)現 基于SRAM的FPGA具有易失性,需要在上電時(shí)將配置比特流從閃存或者配置器件送至FPGA。這種配置比特流在傳輸過(guò)程中會(huì )被截取。為保證設計安全性,Altera Stratix III采用高級加密
  • 關(guān)鍵字: Altera  FPGA專(zhuān)題  FPGA專(zhuān)題安全  Stratix  安全  

Altera成立成都代表處 拓展在華業(yè)務(wù)

  •   Altera公司今天宣布,在中國成都設立新的銷(xiāo)售和技術(shù)支持辦事處,以為該地區快速增長(cháng)的可編程邏輯市場(chǎng)提供更好的服務(wù)。成都辦事處是Altera在中國大陸設立的第四個(gè)代表機構,隨著(zhù)中國日益成為全球創(chuàng )新發(fā)展的中心,新辦事處的成立印證了Altera致力于和中國電子設計團體密切合作的承諾。   Altera亞太區市場(chǎng)總監梁樂(lè )觀(guān)表示:“對于希望積極創(chuàng )新,將產(chǎn)品盡快推向市場(chǎng)以盡早獲得收益的中國公司而言,靈活的可編程邏輯器件是其最佳的低風(fēng)險方案。新成都辦事處的成立,將使Altera充分發(fā)揮資源優(yōu)勢,為該地區的新老客
  • 關(guān)鍵字: Altera  成都代表處  

Altera推出低成本Arria GX FPGA系列

  • Altera公司(NASDAQ: ALTR)今天宣布推出低成本Arria™ GX系列,繼續擴大了公司在收發(fā)器FPGA市場(chǎng)上的領(lǐng)先優(yōu)勢。Arria GX FPGA經(jīng)過(guò)優(yōu)化,支持速率高達2.5Gbps的PCI Express (PCIe)、千兆以太網(wǎng)(GbE)和Serial RapidIO™ (SRIO)標準;這些標準迅速成為很多市場(chǎng)和應用領(lǐng)域的主流協(xié)議。Arria GX系列的特性包括成熟的Str
  • 關(guān)鍵字: Altera  Arria  FPGA  GX  單片機  嵌入式系統  

Altera宣布基于FPGA的加速器支持Intel前端總線(xiàn)

  •   Altera公司宣布,XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA,該模塊支持Intel的前端總線(xiàn)(FSB)?;贗ntel Xeon處理器的服務(wù)器采用這一高性能計算方案后,能夠進(jìn)一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個(gè)處理器相比,其加速性能提高了10倍到100倍,同時(shí)降低了系統總功耗。   XtremeData公司CEO Ravi Chandran評論說(shuō):“在高性能計算市場(chǎng)應用中,St
  • 關(guān)鍵字: Altera  FPGA  Intel  單片機  加速器  前端總線(xiàn)  嵌入式系統  

利用Altera增強型配置片實(shí)現FPGA動(dòng)態(tài)配置

  • 1. 引言 在當今復雜數字電路設計中,大多采用以"嵌入式微控制器+FPGA"為核心的體系結構此體系結構中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開(kāi)周期和產(chǎn)品升級的易施性。傳統的FPGA配置方案(例如調試階段的專(zhuān)用下載電纜方式。成品階段的專(zhuān)用配置片方式)在成本、效率、靈活性方面都存在著(zhù)明顯不足。針對這樣的實(shí)際問(wèn)題,基于嵌入式微控制器與FPGA廣泛共存于復雜數字系統的背景,借鑒軟件無(wú)線(xiàn)電"一機多能"的思想,提出了一種對現有傳統FPGA配置方案硬件電路稍做調整并增加部分軟件功能。即可實(shí)現FPGA動(dòng)態(tài)配置的方
  • 關(guān)鍵字: Altera  FPGA  單片機  配置  嵌入式系統  

Harris新視頻廣播路由器線(xiàn)路選用Altera Stratix II GX FPGA

  •   Altera公司宣布,Harris公司在最近推出的Platinum™視頻廣播路由器線(xiàn)路中采用了Stratix® II GX開(kāi)發(fā)套件和3Gbps串行數字接口(SDI)知識產(chǎn)權(IP) MegaCore®功能,使其開(kāi)發(fā)時(shí)間縮短了幾個(gè)月。   Harris廣播通信部總裁Tim Thorsteinson評論說(shuō):“Altera的SDI解決方案幫助我們節省了工程時(shí)間,保證了高清晰信號完整性。Altera為我們提供全面的開(kāi)發(fā)支持,包括高質(zhì)量MegaCore,提高了我們工程團隊的效能,使
  • 關(guān)鍵字: Altera  FPGA  Stratix  單片機  嵌入式系統  

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

  • 2007年4月10號,北京——澳大利亞悉尼的音頻產(chǎn)品系統專(zhuān)業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數字信號處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設計精簡(jiǎn)為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說(shuō):“我們的水晶內核(CC-1)體系結構表明,Altera FPGA在DSP功能上的性?xún)r(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后,該項目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項目。我們完成開(kāi)發(fā)所花費的時(shí)間僅是DSP
  • 關(guān)鍵字: Altera  DSP  FPGA  單片機  嵌入式系統  

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

  •   澳大利亞悉尼的音頻產(chǎn)品系統專(zhuān)業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數字信號處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設計精簡(jiǎn)為一塊Stratix® FPGA PCI卡。   Fairlight首席技術(shù)官Tino Fibaek說(shuō):“我們的水晶內核(CC-1)體系結構表明,Altera FPGA在DSP功能上的性?xún)r(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后,該項目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項目。我們完成開(kāi)發(fā)所花費的時(shí)間僅是DSP器件體系結構設計的三分
  • 關(guān)鍵字: Altera  DSP  Fairlight  FPGA  單片機  嵌入式系統  

Altera FPGA、CPLD 學(xué)習筆記

  • 1.硬件設計基本原則 1)        速度與面積平衡和互換原則:一個(gè)設計如果時(shí)序余量較大,所能跑的頻率遠高于設計要求,能可以通過(guò)模塊復用來(lái)減少整個(gè)設計消耗的芯片面積,這就是用速度優(yōu)勢換面積的節約;反之,如果一個(gè)設計的時(shí)序要求很高,普通方法達不到設計頻率,那么可以通過(guò)數據流串并轉換,并行復制多個(gè)操作模塊,對整個(gè)設計采用 “乒乓操作”和“串并轉換”的思想進(jìn)行處理,在芯片輸出模塊處再對數據進(jìn)行“并串轉換”。從而實(shí)現了用面積復制換取速度的
  • 關(guān)鍵字: Altera  

Altera在華成立第30家聯(lián)合實(shí)驗室和培訓中心

  • Altera宣布在中國華南師范大學(xué)成立聯(lián)合實(shí)驗室和培訓中心——這是Altera在中國建立的第30家同類(lèi)培訓中心。 作為Altera全球大學(xué)計劃的一部分,聯(lián)合實(shí)驗室和培訓中心配備了最新的Altera®Quartus®II軟件和開(kāi)發(fā)套件,幫助教師指導學(xué)生進(jìn)行實(shí)際動(dòng)手操作。 “聯(lián)合實(shí)驗室和培訓中心的建立為中國整個(gè)PLD教育做出了突出的貢獻,”華南師范大學(xué)副校長(cháng)劉鳴教授說(shuō),“它使工程設計專(zhuān)業(yè)的學(xué)生能夠積累起FPGA和結構化ASIC設計方面的經(jīng)驗。同時(shí),聯(lián)合實(shí)驗室的建立對于中國在日益激烈的全球
  • 關(guān)鍵字: 30家  Altera  PLD教育  聯(lián)合實(shí)驗室  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  •   日前,Alter宣布,利用TSMC 65nm低功耗工藝的低成本FPGA Cyclone III系列開(kāi)始發(fā)售。根據Altera廣播、汽車(chē)電子及消費電子業(yè)務(wù)部副總裁Tim Colleran的介紹,利用TSMC的工藝,Cyclone III FPGA提供豐富的邏輯、存儲器和DSP方案功能功耗更低。結合Quartus II開(kāi)發(fā)軟件7.0,Cyclone III系列在嚴格的成本和功耗預算下,以高性能滿(mǎn)足應用需求。   Altera資深營(yíng)銷(xiāo)副總裁Jordan Plofsky認為,這一系列產(chǎn)品與其他競爭對手的方案
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

Altera中國大學(xué)生電子設計文章競賽2007

  • Altera? 公司一直致力于通過(guò)大學(xué)合作項目的實(shí)施來(lái)幫助中國培養優(yōu)秀電子設計人才,并推動(dòng)可編程技術(shù)產(chǎn)品和應用的研究。Altera中國大學(xué)計劃更是公司的一項長(cháng)期戰略計劃。Altera大學(xué)計劃為全球范圍內的大專(zhuān)院校提供先進(jìn)、容易學(xué)習并容易使用的開(kāi)發(fā)軟件、可編程邏輯器件、開(kāi)發(fā)工具以及完整的設計套件。我們希望提高學(xué)生們在電子設計領(lǐng)域方面的知識和能力,幫助他們畢業(yè)后在工作崗位上能夠發(fā)揮所長(cháng),實(shí)現Altera幫助中國提升電子設計水平的承諾。 首屆中國大學(xué)生電子設計文章競賽在2006年成功舉辦,推動(dòng)了中國
  • 關(guān)鍵字: altera  FPGA  

Altera Stratix II FPGA達到軍用溫度級標準

  •   Altera公司宣布,其90nm高性能Stratix®II FPGA器件系列所有封裝型號均達到軍用溫度級標準。   Altera的Stratix和Stratix®II器件能夠可靠地工作在商用、工業(yè)和軍用溫度級范圍內,符合嚴格的規范標準。公司將工業(yè)級Stratix®II器件的工作范圍擴展到-55
  • 關(guān)鍵字: Altera  FPGA  Stratix  單片機  嵌入式系統  
共576條 35/39 |‹ « 30 31 32 33 34 35 36 37 38 39 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>