適合高效能模擬應用的線(xiàn)性電壓穩壓器

　　PNP雙極體晶體管一般被運用于低壓降的應用，主要是因為這類(lèi)晶體管很容易就能夠達到低壓降，然而，它會(huì )產(chǎn)生高靜態(tài)電流，而且效率不高，因此不適用于以發(fā)揮最高效率為首要考慮的應用。PMOS裝置經(jīng)過(guò)大力的開(kāi)發(fā)，目前的效能已超越大多數的雙極體裝置。NMOS導通組件的最大優(yōu)勢是它的電阻不高，不過(guò)，柵極驅動(dòng)的困難卻使得這類(lèi)導通組件在應用中顯得并不理想。NMOS LDO(如TPS74901)能夠在 3A 輸出電流的情況下達到120mV最小電壓差。

　　與PMOS拓樸裝置不同的是，輸出電容器對于回路穩定性的影響不大。不論是搭配多顆電容器或甚至不搭配電容器，德州儀器推出的多款NMOS LDO都能穩定的運作。NMOS的瞬時(shí)響應也優(yōu)于PMOS拓樸，對于低輸入電壓的應用更是如此。

　　高效能線(xiàn)性電壓穩壓器的特殊功能

　　最簡(jiǎn)易的電壓穩壓器只需要Vin、Vout及GND等三個(gè)終端，在線(xiàn)性穩壓器的演進(jìn)中，下一步則需要加入 ENABLE引腳，以便穩壓器能夠開(kāi)關(guān)。

　　數字應用的穩定性需求使得穩壓器必須整合電源電壓監控(SVS) 的功能，這些功能能夠將 RESET 或 POWER GOOD 輸出提供給處理器。內部比較器會(huì )監視穩壓器輸出電壓，并且使數字系統在出現欠壓狀況時(shí)啟動(dòng)復位。輸出達到穩壓狀態(tài)時(shí)，會(huì )在經(jīng)過(guò)一段時(shí)間后 (通常是 20 到 200ms) 停止復位。當輸出電壓低于要求輸出電壓的遲滯窗時(shí)，便會(huì )再度進(jìn)行復位。

　　POWER GOOD指出 Vout的狀態(tài)，而且通常用于啟用其它電源以進(jìn)行定序。當Vout超出POWER GOOD跳變閾值(通常是設定點(diǎn)電壓的 97%) 時(shí)，POWER GOOD引腳會(huì )進(jìn)入高阻抗狀態(tài)，否則 POWER GOOD 會(huì )降低。

　　PLL 和 RF 電路的電源需要是低噪聲的電源，才能發(fā)揮最高效能。過(guò)濾 LDO 的參考電壓能夠有效獲得低噪聲電源，支持此功能的 LDO 具有旁通引腳，能夠在誤差放大器的參考輸出及輸入之間連接一個(gè)濾波電容器。TPS79101 是這類(lèi) LDO 中很好的例子，它在 100Hz 至 100kHz 頻率范圍內只會(huì )產(chǎn)生 15mVRMS 的噪聲。

　　FPGA 及處理器這類(lèi)復雜的數字器件有時(shí)會(huì )在啟動(dòng)時(shí)出現高起動(dòng)電流，當供電電壓以緩慢上升的方式啟動(dòng)時(shí)，起動(dòng)電流會(huì )降低。要做到這點(diǎn)，TPS74401這類(lèi)的 LDO 必須具有整合的軟啟動(dòng)功能，才能讓使用者設定啟動(dòng)時(shí)電壓上升的速度。

　　復雜數字系統需要的另一項功能是電壓追蹤，許多處理器在CORE和I/O電源引腳之間的靜電放電架構往往有很大的壓力，這項功能有助于降低這個(gè)壓力。追蹤功能使 LDO 輸出電壓能夠追蹤外部的電源(見(jiàn)圖2)。