<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Tensilica推出創(chuàng )新的Xtensa VI

Tensilica推出創(chuàng )新的Xtensa VI

——
作者: 時(shí)間:2005-11-03 來(lái)源: 收藏
可配置且可擴展處理器內核
提供顛覆傳統SoC設計方法的可配置處理器技術(shù), 公司近日發(fā)布Xtensa處理器家族的新成員—用于片上系統(SoC)設計的可配置且可擴展的處理器內核Xtensa VI。作為公司主要產(chǎn)品Xtensa V處理器內核的換代產(chǎn)品,Xtensa VI著(zhù)力在3個(gè)方面進(jìn)行改進(jìn):首先是使用認證的XPRES ?編譯器從以C/C++為基礎的算法自動(dòng)定制的能力;其次是實(shí)現比Xtensa V低約30%的功耗;最后是激活MMU的配置下的高級安全機制通過(guò)一個(gè)“不執行”位來(lái)增強保護功能以抵制惡意代碼。
“Xtensa VI為SoC設計者提供了業(yè)界最快的、最經(jīng)濟的SoC模塊設計工具”,Tensilica公司市場(chǎng)副總裁Steve Roddy說(shuō),“通過(guò)使用我們最流行的XPRES ?編譯器,設計者可以在一個(gè)小時(shí)之內創(chuàng )造出專(zhuān)用的功能模塊,它既可以被設計為傳統的控制處理器又可以為以RTL為基礎的硬件功能模塊提供另一個(gè)合適的選擇,而且這個(gè)過(guò)程更加迅速且沒(méi)有驗證的煩惱。我們期望這款產(chǎn)品可以顯著(zhù)的拓寬我們的客戶(hù)基礎,因為它可以使時(shí)間和資源密集的IC設計步驟全部自動(dòng)化,并且增加了后端設計的可編程性。我們認為Xtensa VI的推出,對于快速增長(cháng)的、高容量的SoC市場(chǎng)而言,將具有決定性的意義?!?
?    從C/C++代碼自動(dòng)配置
如 VHDL和Verilog這樣的設計語(yǔ)言來(lái)手工編寫(xiě)代碼來(lái)實(shí)現硬件,而手工編寫(xiě)代碼的方式要花費設計者幾個(gè)月的設計和驗證精力。取而代之的是設計者將用標準ANSI C/C++寫(xiě)的需要優(yōu)化的原始算法輸入到XPRES編譯器,結合Tensilica自動(dòng)化的處理器生成技術(shù),自動(dòng)的生成一個(gè)RTL(寄存器傳輸級)硬件描述和相關(guān)聯(lián)的軟件工具鏈。
XPRES ?編譯器自動(dòng)決定那些函數應該被硬件加速并生成一個(gè)全面的針對那些函數的軟硬件的解決方案。不需要RTL編碼,XPRES ?編譯器自動(dòng)的生成所需的RTL代碼,這些代碼經(jīng)過(guò)架構事先驗證為正確的。
生成的硬件模塊可以在一個(gè)小時(shí)以?xún)纫砸粋€(gè)事先驗證的,專(zhuān)為特定應用優(yōu)化了的Xtensa VI處理器內核的方式電子交付。由Xtensa VI處理器內核架構生成RTL的正確性消除了由手工生成的不可編程模塊所帶來(lái)的驗證難題。
XPRES ?編譯器使設計者能夠快速的對不同的配置進(jìn)行評估,在尺寸、速度和功耗間做出取舍。它同時(shí)保留了C代碼的可移植性,生成的Xtensa VI處理器可用于一系列相似應用的軟件代碼。由于自動(dòng)生成的C/C++編譯器與那種特殊的配置相關(guān),所以相似的代碼無(wú)需修改也能夠得到加速。另外,XPRES ?編譯器也可以用于Tensilica公司的旗艦產(chǎn)品Xtensa LX處理器,也就是說(shuō)XPRES ?編譯器的用戶(hù)可以迅速的在廣泛的硬件選擇中進(jìn)行探求,自動(dòng)尋找最佳的方案。
?    適用于手持應用的低功耗特性
和XtensaV比降低25-30%的功耗,為此Tensilica公司顯著(zhù)的改善了Xtensa VI處理器的基礎架構。而且,由于Tensilica在Xtensa VI處理器中同時(shí)采用了細粒時(shí)鐘選通和粗粒時(shí)鐘選通兩種技術(shù),因此在功耗方面Xtensa VI處理器達到了業(yè)內領(lǐng)先水平,完全可以滿(mǎn)足手持設備對低功耗的要求。前者在沒(méi)有需求的條件下關(guān)閉掉處理器的小部分的電源,后者則關(guān)閉大部分芯片的電源。例如,當一個(gè)處理器活動(dòng),如一個(gè)緩存行(Cache Line)的填充發(fā)生時(shí),考慮到有用功耗,處理器生成器自動(dòng)采用粗粒時(shí)鐘選通。
?    高級安全機制    
在這個(gè)Xtensa處理器家族最新的成員中,Tensilica公司在Xtensa MMU (存儲  器管理單元)配置選項中采用了高級安全機制,這一機制與AMD和Intel提供給個(gè)人電腦的相類(lèi)似,除了AMD公司將其稱(chēng)為Enhanced Virus Protection(EVP),Intel公司將其稱(chēng)為eXecute Disable (XD),業(yè)內一般稱(chēng)之為NX即 No eXecute。NX能夠為部分存儲器提供保護,以使得處理器指令無(wú)法在這些區域執行。Xtensa VI的架構使用了Xtensa MMU的全部虛擬存儲器能力。在此架構中,Xtensa VI設計中新的安全特性將存儲器的一些區域設成邊界外(off bounds),從而幫助抵制執行函數中的蠕蟲(chóng)病毒和其它類(lèi)型的惡意代碼。
相信那些打算在Xtensa VI 處理器上運行嵌入式Linux操作系統的設計者會(huì )對此特性感興趣,因為這一特性將被編入Linux操作系統的未來(lái)版本中。
光電開(kāi)關(guān)相關(guān)文章:光電開(kāi)關(guān)原理


關(guān)鍵詞: Tensilica

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>