可調高效多通道高性能分集接收機
作者：Philip Pratt 德州儀器 (TI) 高速 ADC 系統工程師
時(shí)間：2009-05-21
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
為什么選擇8通道 ADC
本文引用地址：http://dyxdggzs.com/article/94616.htm就使用分集的雙通道 ZIF 接收機而言，需要使用8個(gè) ADC(請參見(jiàn)圖 1)。如果使用了四個(gè) 12 位雙通道 ADC，每條通道都有并行數據輸出，且差不多會(huì )有 100 條數據線(xiàn)路需要布線(xiàn)，并被連接至現場(chǎng)可編程門(mén)陣列 (FPGA)。此外，還需要為 ADC 安排4個(gè)時(shí)鐘。單是從封裝角度來(lái)說(shuō)，4個(gè)9×9mm、12 位雙通道 ADC 就要占用 320mm2以上的板級空間。另外，約100條數據線(xiàn)路的布線(xiàn)輕易就會(huì )使所需板級空間增加1倍，同時(shí)在 FPGA 上也要求相同數量的數據輸入。很明顯，推薦使用一個(gè)8通道 ADC，那么采用單個(gè)封裝的8個(gè) ADC 的功耗和數據線(xiàn)路又如何呢?
圖1 雙通道分集ZIF接收機
為什么選擇串行8通道 ADC
評論