<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 業(yè)界動(dòng)態(tài) > MIPS與Virage優(yōu)化IP套件性能

MIPS與Virage優(yōu)化IP套件性能

——
作者: 時(shí)間:2005-10-31 來(lái)源: 收藏
性能的增加提升了附加功能和設計空間


為數字消費和商業(yè)應用提供工業(yè)標準處理器架構與內核的領(lǐng)先供應商  科技(美普思科技,納斯達克交易代碼:)與 Virage Logic Corp.(納斯達克交易代碼:VIRL)宣布聯(lián)合推出一個(gè)新系列的第一個(gè)內核優(yōu)化 IP 套件(Core-Optimized IP Kit)。該套件由專(zhuān)門(mén)優(yōu)化  處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory? 和ASAP Logic? IP 組成。預期該戰略聯(lián)盟將有助于 MIPS-Based? 的系統芯片 (SoC)設計者實(shí)現顯著(zhù)的提升,同時(shí)享用更多的設計靈活性。

第一個(gè)內核優(yōu)化 IP 套件的目標是采用 TSMC 130 nm G 工藝生產(chǎn)的 MIPS32? 24K? 和 24KE? 系列處理器內核。當采用內核優(yōu)化 IP 套件時(shí),24K 和 24KE 處理器內核系列的時(shí)鐘頻率將超過(guò) 440 MHz。該套件包括 Virage Logic 的 ASAP 存儲器高速(HS)系列和ASAP 邏輯 HS 單元庫。

MIPS 科技市場(chǎng)副總裁 Russ Bell 表示:“通過(guò)與 Virage Logic 的合作提供其內核優(yōu)化 IP 套件,我們可為客戶(hù)提供更多的性能、靈活性和更快的部署時(shí)間。這是我們長(cháng)期以來(lái)與 Virage Logic 的合作關(guān)系的自然擴展,進(jìn)一步加強了我們被客戶(hù)所認可的競爭優(yōu)勢?!?

Virage Logic 市場(chǎng)及業(yè)務(wù)拓展副總裁 Jim Ensell 表示:“MIPS 科技已經(jīng)在高性能處理器內核方面建立了領(lǐng)導地位,持續致力于推進(jìn)性能和改進(jìn)客戶(hù)體驗質(zhì)量,這兩個(gè)目標和我們的目標一致。我們共同努力開(kāi)發(fā) Virage Logic 的業(yè)界領(lǐng)先的、高速的存儲器和針對 MIPS32 24K 和 24KE 內核系列的邏輯 IP,加深了我們兩個(gè)公司的合作,并為高性能系統設計者帶來(lái)益處?!?
 
隨著(zhù)這個(gè)新的多年多處理器內核協(xié)議,兩家公司還聯(lián)合推出了一個(gè)簡(jiǎn)化的授權模式,使 SoC設計人員能夠利用 MIPS 科技的單一授權,獲得 MIPS 科技的 32 位處理器內核及 Virage Logic 的 IP 授權。


關(guān)于 MIPS32 24K 和24KE 內核 

MIPS32 24K 內核系列
MIPS32 24K 硬核系列包括 24Kc?、24Kc Pro、24Kf? 和 24Kf Pro,均采用 130nm工藝,最差情況下可提供 400 到 625 MHz的性能,是嵌入式市場(chǎng)上可用的 32 位可合成內核的最高頻率,同時(shí)可最大限度地縮短設計時(shí)間和減少產(chǎn)品成本。量身定制的 SoC 設計理念、開(kāi)放的內核協(xié)議(OCP)互連架構、標準程序庫和來(lái)自業(yè)界領(lǐng)先公司的片上存儲器可加速上市時(shí)間,為適用于諸如數字和交互 TV、機頂盒和 DVD 播放器的處理器內核的嵌入式用戶(hù)應用提供重要優(yōu)勢。

MIPS32 24KE 內核系列
2005 年 5 月推出的 MIPS32 4KE 系列內核是首款集成了 MIPS? DSP 應用特定擴展(ASE)的產(chǎn)品。24KE 內核系列利用高性能 24K?的微架構,有效地增加了 DSP 的功能,同時(shí)顯著(zhù)降低了整個(gè) SoC 的芯片面積、成本和功耗。

關(guān)于 Virage Logic 的內核優(yōu)化 IP 套件
Virage Logic 的內核優(yōu)化 IP 套件是專(zhuān)門(mén)用來(lái)充分發(fā)揮目標處理器性能的。當采用內核優(yōu)化 IP 套件時(shí),24K 和 24KE 處理器內核系列的時(shí)鐘頻率將超過(guò) 440 MHz。該套件包括Virage Logic的 ASAP 存儲器高速(HS)系列和ASAP邏輯 HS 單元庫。


關(guān)鍵詞: MIPS

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>