嵌入式PLD拓展低端應用
加入技術(shù)交流群
可編程邏輯器件內核
全球PLD(可編程邏輯器件)業(yè)界著(zhù)名的廠(chǎng)商Altera和Xilinx公司，推出了第一批用于的處理器內核，引起了業(yè)界的關(guān)注。Altera 在解釋原因時(shí)指出：目前業(yè)界設計人員一般都采用兩種設計方法： 一種是在低檔的批量市場(chǎng)采用板級系統設計方法，即買(mǎi)一些器件級的處理器和IP塊，將其置放在PLD上，編上代碼，即采用PLD增值；另一種就是SoC設計方法，選擇一個(gè)ASIC供應商，利用其IP庫，加上自己的硬件，經(jīng)過(guò)很長(cháng)的設計周期之后制造出最終的ASIC產(chǎn)品。
Altera和Xilinx公司別出心裁地推出了一種定位于以上兩種設計方法之間的基于可編程處理器的解決方案。這種方案像板級解決方案一樣能夠加快上市時(shí)間，因為設計人員能從分銷(xiāo)商那里買(mǎi)到現成的器件。另外，它也像SoC解決方案一樣具有很高的集成能力，同時(shí)又能借助最先進(jìn)的MPU內核。
PLD供應商仍在為高低端應用不斷提供軟、硬處理器內核。硬處理器內核將使系統級可編程芯片的處理能力達到200MIPS。新出現的嵌入式可編程模塊設計成可修改的ASIC，以便適應各種不同的標準和制式競爭的市場(chǎng)需求。這些核的出現將為系統級可編程芯片在低端嵌入應用市場(chǎng)鋪平道路，有望達到每年十幾億美元的市場(chǎng)規模。
Altera和Xilinx 公司這兩家制造商雖然衡量密度的方法不同，但在高密度FPGA是否有市場(chǎng)需求這一問(wèn)題上沒(méi)有分歧。在網(wǎng)絡(luò )應用的推動(dòng)下，以Xilinx 為例，去年第4季度的銷(xiāo)售收入約為375萬(wàn)美元，其中，高密度產(chǎn)品占120萬(wàn)美元。
PLD供應商熱衷推出大型新器件的同時(shí)，系統級可編程芯片的處理器內核又提升到了議事日程上。在這一新興市場(chǎng)，Altera和Xilinx 公司都推行“兩條腿”走路的策略，考慮到低端市場(chǎng)的成本和上市時(shí)間，供應商通過(guò)提供內核，將重點(diǎn)放在盡量提高設計靈活性上。
優(yōu)化32位可配置處理器
前不久，Xilinx宣布與ARC Cores 公司結成戰略伙伴關(guān)系，以?xún)?yōu)化 Virtex 和Spartan-Ⅱ FPGA所使用的32位可配置處理器ARC。ARC 結構允許用戶(hù)改變處理器的總線(xiàn)和指令，以及換用其它優(yōu)化設計項目法。Xilinx認為：這一結構的可愛(ài)之處就是在同樣的時(shí)鐘速率下能干更多的活。不同于傳統的硬RISC處理器，ARC處理器允許設計人員重新配置它的指令集以適應不同的應用。例如，一個(gè)OEM廠(chǎng)商用這種處理器為基于GSM的無(wú)線(xiàn)系統構建語(yǔ)音編碼器，一般而言，要實(shí)現這種編碼算法，固定指令集的處理器最少要有115MHz的時(shí)鐘速率才能滿(mǎn)足GSN標準。針對這一算法，通過(guò)特殊指令對ARC內核進(jìn)行重新配置，設計人員在12MHz的時(shí)鐘速率下就能達到同樣的效果。ARC表示：他們所做的這些最基礎的工作，就是為設計人員創(chuàng )造新的擴展應用。因此，無(wú)論用戶(hù)采用何種C代碼，只需點(diǎn)一下鼠標，就能創(chuàng )造硬件編程的指令，運行速度更快。
Altera公司的Nios所采用的方法與前者有所不同。采用MegaWizard平臺，設計人員通過(guò)選擇不同的存儲器寬度，速度和外設類(lèi)型，可以在處理器上配置存儲器的外設。此外，設計人員可以在芯片增加常規的映射存儲器外設，將可讀/ 寫(xiě)的器件映射到處理器的寄存器文檔中，或者直接將新的功能塊添加到處理器的ALU中。但是指令集固定不變?？蛻?hù)可以配置Nios內核來(lái)解決一些性能和面積之間的矛盾。但是，如果客戶(hù)為了擴展系統的威力而必須構建支撐它的硬件外設，工具仍可保持連續性并且貼近板級系統。
嵌入式PLD瞄準低端市場(chǎng)
作為一個(gè)現成的結構，ARC則已經(jīng)具有范圍廣泛的支持功能和RTOS支持。Xilinx公司與ARC聯(lián)盟的好處之一就是作為處理器內核供應商，它能確保整套工具的正常工作。這兩家供應商都聲稱(chēng)自己能為加速客戶(hù)基于處理器可編程設計提供服務(wù)。Altera針對其新型處理器和開(kāi)發(fā)工具在全球范圍內提供免費服務(wù)。Xilinx設立了一個(gè)經(jīng)過(guò)ARC認證的設計中心網(wǎng)絡(luò )，以幫助客戶(hù)在Xilinx的器件上設計基于A(yíng)RC的內核。ARC和Xilinx授權設計中心提供優(yōu)化的網(wǎng)表，以實(shí)現ARC處理器的預配置。
為了支持更高性能的設計，Xilinx和Altera 公司已經(jīng)與領(lǐng)先的處理器內核供應商達成新的交易。Altera從ARC和MIPS公司獲得了RISC處理器內核的使用許可證，與ARM的交易涉及ARM9 Thumb內核，與MIPS的交易涉及MIPS32 4K處理器。如果客戶(hù)需要大于50MIPS的性能，有兩個(gè)高達200MIPS的許可內核供他們選擇。Altera公司還與Motorola公司半導體產(chǎn)品部談判有關(guān)PowerPC內核的許可證問(wèn)題。
Xilinx還與IBM公司達成了協(xié)議，將PowerPC內核嵌入到Xilinx的Virtex-II FPGA中。該協(xié)議包括IBM的CoreConnect總線(xiàn)結構，這是一種SoC設計中能夠實(shí)現IP通信的片上總線(xiàn)結構。作為協(xié)議的一部分，Xilinx公司可以采用IBM公司先進(jìn)的0.13mm工藝設計基于PowerPC的產(chǎn)品。Dataquest公司的分析人員表示，在過(guò)去兩年中，采用PowerPC 的嵌入應用增加了80%，特別是路由器，交換機和蜂窩基站應用。
PLD供應商想用高性能的方案從現在的ASIC市場(chǎng)爭取到更多的客戶(hù)，這種解決方案既具有ARM或MIPS內核的高性能，又能夠在不需要ASIC的情況下就能達到很高的集成度。
可編程功能嵌入ASIC
雖然設計靈活性有可能在嵌入應用中變得日趨重要，但是基于處理器的可編程芯片的解決方案并不是唯一的選擇。ASIC廠(chǎng)商已經(jīng)開(kāi)始探索在標準邏輯單元中增加可編程邏輯塊。LSI Logic公司宣布了第一個(gè)具有嵌入可編程邏輯能力的G12處理器，它采用0.18μm制造工藝和Adaptive Silicon公司的特許技術(shù)。Agere已將Chip Express的激光編程門(mén)陣列集成到其ASIC產(chǎn)品線(xiàn)中。
針對OEM廠(chǎng)商所關(guān)心的SoC開(kāi)發(fā)時(shí)間過(guò)長(cháng)和成本過(guò)高問(wèn)題，Actel是第一家解決這一市場(chǎng)問(wèn)題的FPGA供應商。該公司計劃于今年底推出它的第一個(gè)嵌入式產(chǎn)品。
Actel公司也計劃提供這項技術(shù)以及相關(guān)的產(chǎn)品、設計工具和方法，并且和主要的ASIC制造廠(chǎng)商建立合作伙伴關(guān)系，推出一系列嵌入式FPGA的解決方案。Actel公司新嵌入式FPGA部門(mén)經(jīng)理Tanurhan：認為僅僅提供一個(gè)平臺還不夠，還要附帶一些應用。此外，Actel還創(chuàng )建了一個(gè)新的組織，其任務(wù)就是為嵌入應用獲得關(guān)鍵技術(shù)和組成戰略聯(lián)盟。Tanurhan指出：“在0.1mm制造工藝中，每一個(gè)掩膜費大約為100萬(wàn)~115萬(wàn)美元。另外一個(gè)解決方案就是通過(guò)可重配置使產(chǎn)品面向更廣泛的應用。這種解決方案在電信市場(chǎng)找到了用武之地，因為電信市場(chǎng)一向以標準變化頻繁而著(zhù)稱(chēng)。從必須支持多種格式的打印機到支持各種標準的無(wú)線(xiàn)接口，這種可配置性都能找到用武之地。同時(shí)，集成可配置能力也能幫助SoC設計人員應付上市時(shí)間的壓力。因為可配置產(chǎn)品像面板一樣可以更改和調試其設計，采用軟件實(shí)現其功能。
作為其嵌入式業(yè)務(wù)關(guān)鍵的一部分，Actel收購了ProSys技術(shù)公司。這家公司已經(jīng)開(kāi)發(fā)出多種商用FPGA IP內核。與市面上的標準產(chǎn)品相比，它們的密度相當大，是為專(zhuān)門(mén)嵌入應用而開(kāi)發(fā)的。Actel將會(huì )利用公司基于FPGA內核的重配置SRAM技術(shù)，開(kāi)發(fā)密度在5000~35000門(mén)之間的類(lèi)似ASIC的邏輯塊。工具支持是這一市場(chǎng)的主要障礙。而在A(yíng)ctel收購ProSys時(shí)，它有支持ProSys器件的一套軟件工具，并遵從與ASIC 類(lèi)似的設計方法及將內核集成到標準單元中的設計流程。
Actel的另一個(gè)關(guān)鍵策略是決定購買(mǎi)Gatefield的股份。后者開(kāi)發(fā)類(lèi)似ASIC 的基于FPGA的Flash(快閃)技術(shù)，兩家公司一直保持長(cháng)期的關(guān)系。
Gatefield的ProASIC產(chǎn)品具有新穎的可重復編程性能以及高效率的微細顆粒結構，其門(mén)數和成本均優(yōu)于傳統基于SRAM的FPGA。InSearch研究公司估計，超過(guò)半數的嵌入FPGA市場(chǎng)將最終使用Flash技術(shù)。Actel已經(jīng)開(kāi)始這方面的工作，將Flash核嵌入到下一代CMOS工藝中。
軟件支持CPLD開(kāi)發(fā)
Cypress 半導體公司宣布其新推出的通用Warp 軟件設計工具實(shí)現了功能擴展，已經(jīng)具備對其最近發(fā)布的可編程串行接口(PSI)系列通信器件的支持功能。Warp6.1 對Unix 平臺的支持功能也得到了擴展，能夠在Sun公司的Solaris8 操作系統上支持對Cypress Delta 39K復雜可編程邏輯器件 (CPLD)的開(kāi)發(fā)。
Warp6.1目前已經(jīng)能夠支持Cypress的全系列PLD，即從簡(jiǎn)單PLD到高密度的Delta39K 系列。通過(guò)對PSI系列的支持，Warp 6.1 為集成的SERDES (并串行轉換器-串并行轉換器)和PLD解決方案提供了一個(gè)全面的設計、開(kāi)發(fā)、綜合以及仿真環(huán)境。Warp軟件為設計人員提供了一種無(wú)縫可編程接口，使其能通過(guò)VHDL或Verilog 塊、文本或圖形狀態(tài)機簡(jiǎn)便地將定制IP與SERDES集成在一起?！?
評論