用ECL導線(xiàn)OR節省寶貴的皮秒時(shí)間
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
當人們借助高速ECL（射極耦合邏輯）做設計時(shí)，時(shí)鐘周期之間的時(shí)間經(jīng)常太少，無(wú)法在雙穩態(tài)多諧振蕩器之間用門(mén)電路來(lái)實(shí)現邏輯函數。在這些情況中，可以用導線(xiàn)OR和雙穩態(tài)多諧振蕩器互補逆變輸出來(lái)派生等效邏輯函數（參考文獻1、參考文獻2、參考文獻3）?？梢园?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/ECL">ECL的射極跟隨器與一個(gè)下拉電阻并聯(lián)，來(lái)實(shí)現幾乎沒(méi)有延時(shí)的OR函數?；パa輸出（其中一路被逆變）提供了無(wú)延時(shí)的邏輯逆變。
本文引用地址：http://dyxdggzs.com/article/87725.htm
本設計實(shí)例使用較老的Motorola10HECL系列邏輯器件，當筆者在構建本設計時(shí)，最新型號已經(jīng)上市（圖1）。較新的ECL系列快得多，但適用相同的導線(xiàn)OR原理。為清晰起見(jiàn)，此圖省略了功率電阻和50Ω下拉電阻。本設計需要在PRBS（偽隨機二進(jìn)制序列）數據流和本地PRBS參考（用于一個(gè)運行速率為250Mbps的BER計數器）之間做XOR比較（圖1a）。但是設計遇到了一個(gè)問(wèn)題：250Mbps時(shí)的時(shí)鐘周期為4ns，而10H107XOR/XNOR門(mén)的最大傳輸延時(shí)為1.7ns。另外，10H131雙穩態(tài)多諧振蕩器的最大傳輸延時(shí)為1.8ns，并且需要的輸入設置時(shí)間為0.7ns。所有這三個(gè)延時(shí)總計4.2ns，超過(guò)4ns時(shí)鐘周期200ps。添加帶有導線(xiàn)OR輸出的第四個(gè)雙穩態(tài)多諧振蕩器，來(lái)代替10H107XOR/XNOR，就可解決這個(gè)問(wèn)題（圖1d）。
XNOR等效函數利用了NOR、AND、OR函數（圖1b）。圖1c中的電路用輸出逆變器把NOR轉換成等效OR，并用逆變的輸入和輸出把AND轉換成等效OR?，F在，電路只適用OR和逆變器。這種形式對于實(shí)現導線(xiàn)OR等效函數是必需的（圖1d）。在這種情況下，雙穩態(tài)多諧振蕩器的逆變互補輸出代替了逆變器，并且雙穩態(tài)多諧振蕩器的輸出之間的并聯(lián)電連接代替了OR門(mén)。
參考文獻
1. “Using Wire-OR Ties In ECLinPS Designs,”Application Note AN1650/D, On Semiconductor.
2. “Dual D Type Master Slave Flip-flop,” MC10H131 data sheet, On Semiconductor.
3. “Triple 2-Input Exclusive OR/Exclusive NOR Gate,” MC10H107 data sheet, On Semiconductor.
評論