最新一體化電子設計解決方案實(shí)現ECAD與MCAD協(xié)同工作

　　電子產(chǎn)品通常需要某種形式的包裝與外殼，但傳統上電子設計人員與機械設計人員之間鮮有聯(lián)系。要將電子產(chǎn)品恰好放進(jìn)機械外殼中，過(guò)去更多是靠運氣，而非通過(guò)良好的管理來(lái)實(shí)現。日前，Altium 公司推出了擁有 100 多項新特性的最新版一體化電子產(chǎn)品設計解決方案，將電子設計 (ECAD) 與外殼的機械設計 (MCAD) 工作相互匹配聯(lián)系，徹底改變了現狀。

　　Altium 公司中國區技術(shù)支持與應用經(jīng)理劉景伯說(shuō)，Altium 最新版本的Altium Designer 提供了一款真正能將ECAD與MCAD工作相匹配的解決方案，以滿(mǎn)足電子產(chǎn)品外殼設計的要求。它采用開(kāi)放式技術(shù)把 ECAD 和 MCAD 集成在一起，第一次允許電子設計人員直接進(jìn)入機械 CAD 的領(lǐng)域，這就打破了電氣設計和物理外殼設計領(lǐng)域之間的壁壘。

　　劉景伯介紹說(shuō)，Altium 最新版的一體化電子設計解決方案Altium Designer擁有涵蓋所有電子設計領(lǐng)域的豐富特性，突出表現為以下十大特點(diǎn):

　　一、將ECAD與MCAD集成。新版 Altium Designer 中，增強了 3D 功能，可以直接連接到外部 STEP 模型，這是一種各大 MCAD 軟件都支持的 3D 文件格式。這就是說(shuō)，設計工程師可將 MCAD 軟件設計出來(lái)的機械配件或外殼設計直接導入 Altium Designer。此外，還增加了新的特性，可以檢查設計方案中任意對象（例如，電子元件和外殼）之間的干擾／間距是否符合要求。Altium Designer 還能檢測到源 STEP 模型的更新，從而在電氣和機械領(lǐng)域之間建立起動(dòng)態(tài)的連接。劉景伯強調，這是Altium在業(yè)界推出的一項突破性技術(shù)。電子設計人員能交互地調節板級布局、元件放置，乃至元件封裝的選擇，來(lái)滿(mǎn)足外殼設計的要求。設計人員可確保 PCB 符合機械間隙的約束，在原型設計或制造工作開(kāi)始之前，即可根據實(shí)際外殼設計的要求直接檢驗。這種功能有望大幅減少完成 ECAD/MCAD  設計所需的迭代次數。

　　二、增加了新型交互式布線(xiàn)引擎。在引導型布線(xiàn)模式下，布線(xiàn)效率會(huì )非常高，設計人員能夠利用該模式引導布線(xiàn)，而不必對每段跡線(xiàn)進(jìn)行布局。在引導模式下，只需簡(jiǎn)單地“返回”到前一段路徑，就能取消某段布線(xiàn)，這樣盡可能地減少了連接布線(xiàn)中所需的點(diǎn)擊數量。值得指出的是，除了新式布線(xiàn)引擎之外，Altium Designer 還提供了適用于單網(wǎng)和差分對的交互式長(cháng)度調節功能，支持整個(gè)系統的全差分對、阻抗控制布線(xiàn)、多跡線(xiàn)布線(xiàn)、引腳和部件切換、自動(dòng) FPGA 引腳布線(xiàn)優(yōu)化，以及最吸引人的直觀(guān)式 PCB 設計接口等。

　　三、首次引入設計視圖特性。這種新式設計視圖特性加快了項目導航的速度，并提高了易用性和直觀(guān)性。

　　四、增強了輸出信息發(fā)布，可通過(guò)編輯器提供的統一界面定義所有需要的輸出。

　　五、大幅改進(jìn)和增強了內電層支持，可確保在 PCB 中創(chuàng )建并確認的內部信號電層能夠轉變?yōu)橐惶渍_的制造文件，消除了設計和制造文件之間的偏差，幫助設計者更好地了解到電層的最終形態(tài)、連接性和電氣完整性。此外，還可以減少引入制造領(lǐng)域的錯誤，避免原型設計出現問(wèn)題。

　　六、改進(jìn)了版本控制支持。允許從版本控制庫中進(jìn)行設計文件的后臺讀取和升級，這對大型項目而言，有助于大幅節約時(shí)間。此外，設計者在項目中只需簡(jiǎn)單的一個(gè)命令就能升級所有工作文件副本，從而大大簡(jiǎn)化了管理大量變動(dòng)的工作。

　　七、定制新的虛擬儀表組件?？蛇x擇所需的輸入輸出數量和類(lèi)型，在 DelphiScript 中創(chuàng )建個(gè)性化腳本處理信號或根據需要對事件做出響應，并從多種標準元件和儀表控制中構建儀表的定制界面。

　　八、支持基于C語(yǔ)言的FPGA邏輯開(kāi)發(fā)。Altium在系統中添加了新的電路圖符號——C 代碼符號，可在結構圖設計層級中添加 C 代碼塊。C 代碼符號以底層 C 源代碼為參考基準，就像 Verilog 或 VHDL 代碼一樣集成于設計方案中。完成設計后，C 代碼通過(guò)統一的軟硬件編譯器技術(shù)轉換為 VHDL，然后再與設計方案的其他部分一起合成到 FPGA 中。所增加的相關(guān)特性，可幫助設計者從定義 C 代碼符號中生成 C 代碼符號，也可從底層源代碼生成 C 代碼符號。

　　九、采用非專(zhuān)有Wishbone 總線(xiàn)接口將各種不同的 FPGA 外設組件塊“連接”在一起實(shí)現系統構建。

　　十、可自動(dòng)支持轉換并導入 Cadence Allegro PCB 文檔。