基于USB的ARINC429總線(xiàn)接口模塊設計

　　引言 

　　ARINC429總線(xiàn)由美國航天無(wú)線(xiàn)電設備公司所資助，是廣泛應用于當前航空電子設備中的一種數據總線(xiàn)傳輸標準。與傳統的航空電子設備間的模擬傳輸相比，ARINC429總線(xiàn)具有抗干擾能力強、傳輸精度高、傳輸線(xiàn)路少以及成本低等優(yōu)點(diǎn)。ARINC數據總線(xiàn)協(xié)議規定一個(gè)數據由32位組成，采用雙極性歸零碼，以12.5Kb/s或100Kb/s碼速率傳輸。本設計利用USB即插即用、FPGA可靈活配置等特點(diǎn)，設計了基于USB總線(xiàn)的ARINC429總線(xiàn)接口模塊。

　　接口模塊總體設計結構

　　接口模塊總體設計包括硬件設計和軟件設計兩部分。硬件設計由USB接口芯片，FPGA和調制/解調電路三部分組成。硬件設計整體框圖如圖1所示。USB接口芯片采用CYPRESS公司的USB2.0接口芯片CY68013，主要完成PC機和FPGA之間的數據傳輸，起到接口模塊的橋梁作用。FPGA采用ALTERA公司的CycloneⅡ系列EP2C5Q208，主要負責將32位429數據字按照ARINC429數據總線(xiàn)協(xié)議串行輸出，當檢測到ARINC429總線(xiàn)上的數據時(shí)，將數據組裝成32位429數據字發(fā)送給PC機。調制/解調電路主要負責將FPGA輸出的LVTTL電平調制為滿(mǎn)足ARINC429總線(xiàn)電氣特性的電平（即高電平為+10V，低電平為-10V，0V為自身時(shí)鐘脈沖），并將輸入的ARINC429電平解調為FPGA可接收的LVTTL電平。

　　軟件設計主要包括USB-ARINC儀器驅動(dòng)程序，USB設備驅動(dòng)程序以及底層USB固件程序的設計。軟件設計整體框圖如圖2所示。USB-ARINC儀器驅動(dòng)程序主要將應用程序與驅動(dòng)程序之間的通信協(xié)議以及接口模塊的硬件控制進(jìn)行再次封裝，并為應用程序提供接口，即API函數。USB設備驅動(dòng)程序主要負責PC機與接口模塊之間的數據傳輸。USB固件程序主要負責發(fā)送接口模塊的控制命令，32位429總線(xiàn)數據字以及接收到32位429數據字后的中斷處理。

　　接口模塊硬件設計

　　接口模塊硬件部分由USB接口芯片，FPGA和調制/解調電路三部分組成。下面以一路429設備為例來(lái)介紹接口模塊的發(fā)送和接收部分的硬件設計。

　　發(fā)送部分硬件設計

　　發(fā)送部分硬件設計框圖如圖3所示。發(fā)送部分主要負責將ARINC429數據字按照設置的發(fā)送模式傳輸給ARINC429總線(xiàn)。

　　USB接口芯片CY68013負責接收PC機傳來(lái)的32位429數據字，并傳輸給PC機所指定的429總線(xiàn)設備。由于要傳輸給多路429總線(xiàn)設備，所以PC機還必須給每一個(gè)429數據字加上一個(gè)設備通道號。圖3中接口芯片內的Buffer用來(lái)存儲要發(fā)送的429數據字。當8051處理器檢測到Buffer中有數據后，先將設備通道號寫(xiě)給FPGA中發(fā)送控制模塊，然后再將429數據字寫(xiě)到FPGA的RAM中。

　　由于在測試ARINC429電子設備中，時(shí)常要求多路ARINC429總線(xiàn)同時(shí)傳輸數據。為了實(shí)現接口模塊多路ARINC429總線(xiàn)同時(shí)工作，本設計采用了一個(gè)全局start/stop信號。當PC機傳下start信號后，FPGA中各路的發(fā)送控制模塊開(kāi)始將RAM中數據取出并傳輸給移位寄存器。移位寄存器再將并行輸入的32位429數據字串行輸出給外圍的發(fā)送調制電路。FPGA中時(shí)鐘控制模塊用來(lái)控制發(fā)送ARINC429數據字的速率。

　　因為FPGA輸出信號是LVTTL電平，并不滿(mǎn)足ARINC429數據總線(xiàn)的電氣特性，所以必須加上發(fā)送調制電路對FPGA輸出的LVTTL A和LVTTL B兩路信號進(jìn)行調制，以滿(mǎn)足ARINC429數據總線(xiàn)的電氣特性。

　　接收部分硬件設計

　　接收部分硬件設計框圖如圖4所示。接收部分主要作用是檢測ARINC429總線(xiàn)上是否有數據，并當有數據時(shí)將并行的32位429數據字組裝成并行的4個(gè)字節數據發(fā)送給PC機。

　　首先，PC機設置接收部分的傳輸速率，即設置FPGA中時(shí)鐘控制模塊輸出的讀控制時(shí)鐘信號r_clk，它以16倍于傳輸速率進(jìn)行采樣。當LVTTL A和LVTTL B任一路為高電平，即為有效數據的開(kāi)始。在FPGA中，同步字頭接收模塊負責這部分工作。當有效數據開(kāi)始后，接收32個(gè)串行輸入數據，并將數據發(fā)送給接收數據檢測模塊，同時(shí)data_en信號有效。接收數據檢測模塊檢測到data_en信號，鎖存32位429數據字。在對數據進(jìn)行奇校驗無(wú)誤后，向USB接口芯片發(fā)送一個(gè)中斷信號。