成功與否— 關(guān)鍵在于比較器

摘要： 本文結合應用實(shí)例，說(shuō)明了如何利用比較器實(shí)現高性能電路的設計。
關(guān)鍵詞： 比較器；運算放大器；電路設計

　　要作出一個(gè)明智的決策，絕對不是容易的事。挑選比較器的過(guò)程即是如此。選擇一個(gè)合適的比較器必須精通比較器的應用場(chǎng)合、原理及類(lèi)型。從2005年到2006年，比較器的市場(chǎng)增長(cháng)已超過(guò)了20%，但比較器在放大器整體市場(chǎng)中所占的份額僅為10%。

　　查閱維基百科便會(huì )發(fā)現大家熟知的雙路/四路比較器LM393/LM339排名很靠前。事實(shí)上，這兩個(gè)比較器也是現今業(yè)內使用最為普遍的器件系列之一。原因為何？如果單從經(jīng)濟角度考慮，運算放大器也可用作比較器，但這樣的做法是否可行？比較器的關(guān)鍵特性是什么？這些特性對于什么樣的應用最重要？

本文將解答上述疑問(wèn)，并結合應用實(shí)例，說(shuō)明如何利用比較器實(shí)現高性能電路的設計。

　　什么是比較器？它和放大器有什么不同？

　　我們從工程學(xué)教程里了解到，運算放大器需要三個(gè)內部級才能發(fā)揮出最佳性能，比如實(shí)現高輸入阻抗、低輸出阻抗和高增益等。三個(gè)內部級分別是差分輸入級、增益級(有或沒(méi)有內部頻率補償)和輸出級。這種基本的體系結構已經(jīng)沿用了好幾十年。早期，運算放大器曾作為數學(xué)運算的基本器件，主要以電壓和電壓信號來(lái)作標識。在反饋應用中，通過(guò)配置放大器周邊的無(wú)源或有源器件，可以令系統執行加、減、乘、除和對數等運算。

　　比較器其實(shí)可看成一個(gè)能夠作邏輯 “決策”的邏輯輸出電路。換句話(huà)說(shuō)，它可把輸入信號與已定義的參考電平進(jìn)行比較。比較器的邏輯輸出功能可以幫助用戶(hù)設計具有多樣化的額外功能的模擬電路。而且，無(wú)論是高速ADC、SAR型ADC還是Sigma-Delta ADC，比較器都是組建集成ADC的內部基本而又關(guān)鍵的模塊。

　　在LM339的數據表中，列出了大量的應用。這基本上可以解釋其在過(guò)去30年中為何被業(yè)界廣泛地采用。以下列出LM339的一些常見(jiàn)應用：

　　·邏輯電平平移；
　　·過(guò)零檢測/觸發(fā)電路；
　　·電壓信號/電源電壓監察；
　　·Window比較器、施密特觸發(fā)器；
　　·振蕩器；
　　·時(shí)鐘緩沖器；
　　·互導放大器。

　　比較器的基本體系結構和大部份的參數屬性都與運算放大器類(lèi)似。因此，運算放大器也可充當比較器。但放大器并不是專(zhuān)門(mén)針對比較功能而開(kāi)發(fā)的，而且放大器的數據表一般都不保證這項功能可否正常實(shí)現。運算放大器與比較器的最大分別在于比較器是開(kāi)環(huán)設計，沒(méi)有反饋環(huán)節，而且輸出會(huì )在任何一條電源軌的范圍內顯示差分輸入信號的極性。

　　此外，比較器一般都會(huì )被設計成 “過(guò)壓驅動(dòng)”(overdriven)，意思是它可經(jīng)常處理較大的差分輸入電壓。相反，對于運算放大器而言，它通常被設計成在較小的信號和差分電壓下運行，而這里的反饋概念通常都含有 “過(guò)驅” 意義，這樣會(huì )導致開(kāi)環(huán)配置中的輸入出現飽和效應。如果將輸入的極性倒轉，則過(guò)驅時(shí)產(chǎn)生的輸入級的飽和會(huì )導致信號的傳播具有一定的延遲或相位滯后。

　　再者，對于較大的差分輸入電壓來(lái)說(shuō)，運算放大器的輸出很容易到達極限輸出，從而啟動(dòng)保護功能。保護功能的啟動(dòng)將會(huì )導致輸入阻抗的量級明顯下降，迫使過(guò)量的電流涌到輸入級，造成過(guò)載，甚至過(guò)熱。如果在設計上沒(méi)有保護的措施，那便可能導致整個(gè)器件損毀。因此，在器件的數據表，通常都會(huì )提供器件的最大輸入電流的額定值，以幫助設計人員決定用多少附加輸入電阻。

　　比較器和運算放大器之間最基本的區別就是他們具有不同的輸出級結構。開(kāi)漏或開(kāi)集(以MOSFET為例)輸出都有一個(gè)可用作輸出但卻不內部連接到V+的節點(diǎn)，而一個(gè)連接正電源電壓的外部電阻器會(huì )在晶體管被關(guān)閉時(shí)將輸出拉成 “高”。這個(gè)外部電壓可以高于VCC，并且允許電平移位或可通過(guò)平行數個(gè)器件的兩個(gè)或更多個(gè)輸出來(lái)達到所謂的  “Wired-Or”2 功能 。假如內部的晶體管啟動(dòng)，一個(gè)細小的電流會(huì )從外部電源經(jīng)過(guò)上拉電阻器流進(jìn)器件輸出，并令輸出電壓級轉換成 “低” 和接近VCE (雙極晶體管中的集極-發(fā)射極電壓)。

　　比較器通常都不進(jìn)行頻率補償功能，因此其工作速度相當高，同時(shí)開(kāi)關(guān)時(shí)間也在某程度上取決于 “過(guò)驅”的程度。圖1表示出當衡量一個(gè)輸出狀態(tài)變化時(shí)的差分輸入電壓。從圖中可看出過(guò)驅需要高于失調電壓才可以保證比較器有效地進(jìn)行工作。一般來(lái)說(shuō)，較大的過(guò)驅可加快開(kāi)關(guān)時(shí)間。
比較器一般都以參數值和/或功能來(lái)分類(lèi)，例如：

圖1  輸入過(guò)驅和相關(guān)的傳播延遲消散

　　·通用比較器；
　　·高速比較器(傳播延遲少于50毫微秒)；
　　·低壓比較器(電源電壓VCC低于5V)；
　　·微功率比較器(靜態(tài)電流低于20微安)；
　　·集成參考的比較器。

　　比較器的特性取決于其類(lèi)別，分別為：
　　·傳播延遲—由施加一個(gè)差分信號與切換狀態(tài)的輸出級之間的時(shí)間延遲 (例如是50%)。

　　·內部或外部滯后— 滯后是一種介乎低到高開(kāi)關(guān)電壓和高到低開(kāi)關(guān)電壓之間的設計預算中或需激活的差別。有些比較器具備可調節滯后水平的功能，方法是通過(guò)在指定的引腳上施加電壓。

　　·上升及下降時(shí)間—一般是輸出電壓的10%至90%的時(shí)間，并且上升和下降緣的時(shí)間可以有差別，假如這情況出現，那將會(huì )導致輸出的周期時(shí)間會(huì )相對于輸入信號而改變。

　　·觸發(fā)率—指在某一個(gè)頻率下，比較器的輸出可以跟隨輸入的狀態(tài)來(lái)變化。

　　·消散—量度傳播延遲變化的參數。

　　·抖動(dòng)—可以是隨機或事前決定，負責量度信號緣在時(shí)間上的不定性。

將運算放大器作為比較器使用

　　由于運算放大器一般都是雙路/四路的配置，用戶(hù)可以考慮將多出來(lái)的放大器做為比較器來(lái)用。如前所述，此時(shí)有不少地方需注意。首先，時(shí)間選擇很關(guān)鍵。當把運算放大器用作比較器時(shí)，其本身的增益帶寬乘積、群延遲和壓擺率等參數很可能會(huì )因內部頻率補償和飽和效應而誤產(chǎn)生變化。對于優(yōu)化的單器件來(lái)說(shuō)，這種應用不失為一種經(jīng)濟增值方案?？墒?，對于比較復雜和可能阻礙性能發(fā)揮的四路器件來(lái)說(shuō)，這種方案不但所占的空間較多，而且需要花費更多時(shí)間測試和調試以確

　　保運算放大器的特性能夠配合。運放用作比較器時(shí)需要注意以下幾點(diǎn)：
　　
　　·細閱數據表上敘述的運放拓撲和提示信息。
　　·注意源阻抗、共模輸入范圍和差分輸入范圍。
　　·放大器在過(guò)驅時(shí)的開(kāi)關(guān)速度并計劃為這參數進(jìn)行大型擴展。
　　·注意溫度變化帶來(lái)的影響。
　　·通過(guò)檢查負載阻抗、電源水平和電路的穩定性來(lái)確保輸出已正確地連接到下一級。
　　·小心處理電路的設計和布局，例如即使只有很微量的輸出通過(guò)分布電容和/或高輸入阻抗被正反饋引入到輸入端，都有可能引起振蕩。

現代高速比較器

　　現今業(yè)界常用的比較器大多數是經(jīng)過(guò)優(yōu)化設計的，可為系統帶來(lái)增值效益。最普遍的比較器應用類(lèi)別是電平平移?，F今，TTL和CMOS邏輯電平均已被廣泛采用。對于高速應用而言，還可采用ECL(發(fā)射極耦合邏輯)、RSPECL(擺幅削減正發(fā)射極耦合邏輯)或LVDS(低壓差分信號)。當需要從電纜和線(xiàn)路連接IC和FPGA，或在背板內的信號速度處于由每秒數百兆位至數千兆位的高速范圍時(shí)，上述方案便會(huì )成為首選。LMH7220和 LMH7322便是可用作為高速/超高速電平比較變換的高速比較器件。

　　圖2表示出一個(gè)LMH7322雙高速比較器，并且以ECL變換到RSPECL的轉換器方式實(shí)現。ECL高速邏輯已經(jīng)沿用了很多年，尤其是供軍事或測量用以及工業(yè)用的高檔設置，而且它們屬于負電壓電平參考信號(-5.2V接地)，難以連接到其它分離電源或單電源系統。幸而，LMH7322不單可有效解決上述的問(wèn)題，與此同時(shí)比較起一般的邏輯電平移位器，它可提供給設計人員更大的自由度。該比較器在輸入和輸出電路上擁有不同的電源引腳，而其電源可以是由2.7V至12V的單一電源，又或是由±6V至±1.35V的分離電源。器件在輸入時(shí)的共模范圍可超出最低的電源電平200mV，從而令能在如此低的輸入信號電平下感測到細微的信號。在高邊上，共模范圍受到1.5V的VCCI的限制，但需配合2.7V的VCCI和VCCO，還是有可能在輸出上提供PECL邏輯電平。

圖2  ECL 到 RSPECL 的電平變換