CEVA和ARM合作CEVA DSP + ARM多處理器SoC的開(kāi)發(fā)支持

　　硅產(chǎn)品知識產(chǎn)權 (SIP) 平臺解決方案和數字信號處理器 (DSP) 內核授權廠(chǎng)商CEVA公司宣布與ARM合作，針對多處理器系統級芯片 (SoC) 解決方案的開(kāi)發(fā)，在ARM® CoreSight™ 技術(shù)實(shí)現CEVA DSP內核的實(shí)時(shí)跟蹤支持。這種強化的支持將使得日益增多的采用基于CEVA DSP + ARM處理器的SoC客戶(hù)，在使用具有ARM Embedded Trace Macrocell™ (ETM) 技術(shù)的處理器時(shí)，受益于完全的系統可視化，從而簡(jiǎn)化調試過(guò)程及確?？焖偕鲜?。

　　現在許多用于無(wú)線(xiàn)和移動(dòng)多媒體應用的復雜SoC都采用多處理器架構來(lái)提供最佳性能和所需的豐富功能集。這種多處理器方案通常意味著(zhù)整個(gè)應用的調試會(huì )更為復雜。隨著(zhù)CEVA實(shí)時(shí)跟蹤模塊的推出，兩家公司的共同客戶(hù)能夠利用ARM ETM 技術(shù)在CEVA DSP內核中搜集軟件的執行跟蹤結果，以便保證總體系統有更好的開(kāi)發(fā)和性能。

　　CEVA選擇采用已獲驗證的ARM ETM技術(shù)，并設計DSP與之直接接口。這種基于CEVA DSP ETM技術(shù)的接口可使DSP數據和程序訪(fǎng)問(wèn)的獨有特性 (比如雙數據總線(xiàn)接口和多斷言程序執行) 適合于ETM接口，只需增加最少的邏輯電路就可實(shí)現完全的DSP可視化。CEVA增加了額外的濾波邏輯，確保典型DSP應用的高數據吞吐量不會(huì )超出ETM數據流量。通過(guò)一個(gè)跟蹤端口，利用CoreSight Trace Funnel 即可收集ARM和CEVA DSP處理器的同時(shí)跟蹤結果。

　　ARM的CoreSight技術(shù)為整個(gè)系統級芯片 (SoC) 提供了最完整的調試和跟蹤解決方案。它使基于A(yíng)RM 處理器的SoC非常易于調試，從而加快更高質(zhì)量產(chǎn)品的開(kāi)發(fā)速度。CoreSight技術(shù)構建在A(yíng)RM Embedded Trace Macrocell (ETM) 產(chǎn)品的基礎之上，該產(chǎn)品擁有龐大的授權用戶(hù)，并獲得ARM RealView®開(kāi)發(fā)工具和超過(guò)20家領(lǐng)先工具供應商的支持。