一種ARM+DSP協(xié)作架構的FPGA驗證實(shí)現

　　介紹了以ARM+DSP體系結構為基礎的FPGA實(shí)現。在其上驗證應用算法，實(shí)現了由ARM負責對整個(gè)程序的控制，由DSP負責對整個(gè)程序的計算，最大程度地同時(shí)發(fā)揮了ARM和DSP的各自?xún)?yōu)勢。

　　ARM通用CPU及其開(kāi)發(fā)平臺，是近年來(lái)較為流行的開(kāi)發(fā)平臺之一，而由ARM+DSP的雙核體系結構，更有其獨特的功能特點(diǎn)：由ARM完成整個(gè)體系的控制和流程操作，由DSP完成具體的算法和計算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢，同時(shí)又能最大限度地發(fā)揮DSP的計算功能。這在業(yè)界已逐漸成為一種趨勢。

　　本文的FPGA的Demo驗證，是在基于一款DSP內核處理器的研發(fā)基礎上，對其功能進(jìn)行驗證的一個(gè)小目標識別算法的實(shí)現?？紤]到軟件環(huán)境仿真的速度以及仿真模型的局限性，用FPGA進(jìn)行硬件協(xié)同驗證。這樣，既能夠保證仿真的真實(shí)性，又能夠快速發(fā)現實(shí)際問(wèn)題，減少不必要的流片次數，加快開(kāi)發(fā)的進(jìn)程，這對于一個(gè)大規模的SoC設計，已經(jīng)成為不可或缺的手段之一，而且對節約成本也有很大好處。

　　1 系統體系結構

　　雙核系統的體系結構如圖1所示。

　　1.1 內嵌ARM內核的EPXA1芯片及其特點(diǎn)

　　圖1中，包含ARM922T內核的開(kāi)發(fā)平臺選用的是Altera公司的excalibar系列，本驗證實(shí)現選用的型號是EPXA1。EPXA1是一款帶有100萬(wàn)門(mén)可重配置PLD的ARM Core+PLD體系結構，可以通過(guò)quartus II軟件工具來(lái)靈活配置ARM Core同外部的端口連接，最大時(shí)鐘頻率能夠達到200MHz。EPXA1的高度集成化，不僅大大加快了ARM與片內各種資源的通訊速度，而且減小了硬件電路的復雜性、體積和功耗，真正實(shí)現了SOPC[1]。

　　1.2 FPGA硬件平臺及其特點(diǎn)

　　對于一個(gè)具體項目，FPGA芯片的選取要根據實(shí)際需求和特點(diǎn)來(lái)具體考慮。一般應從邏輯資源需求、易擴展能力、信號質(zhì)量以及成本等因素來(lái)考慮。如圖1所示，本次設計采用的兩片FPGA分別為Xilinx公司的FPGA X3S5000和X2V6000，其容量分別為500萬(wàn)門(mén)和600萬(wàn)門(mén)。選用這兩塊芯片正是基于邏輯資源需求的考慮。FPGA X2V6000面向高端應用，存儲資源更多，功能更強大，適用于性能要求較高的DSP內核，但其成本相對也較高；而FPGA X3S5000成本較低，適用于一般性能要求的模塊。兩片FPGA都具備三個(gè)擴展槽，可做接口擴展，同時(shí)也能作為調試測試點(diǎn)用。

　　1.3 雙核體系結構設計特點(diǎn)

　　具體來(lái)講，整個(gè)體系結構是指通過(guò)人為設計電路圖，外部選用不同的FPGA器件來(lái)下載生成特定功能的外部硬件電路，在電路圖上對應相應的端口標號；同時(shí)，ARM Core可以通過(guò)quartus II工具方便地連接不同的端口標號，編譯運行生成相應的配置文件；ARM的啟動(dòng)代碼中用以上的的配置文件信息來(lái)配置PLD，從而實(shí)現ARM同外部硬件電路即兩片FPGA的連接[3]。FPGA X3S5000中下載固化AHBC硬件電路以及外部SRAM Memory，而FPGA X2V6000中下載固化DSP Core以及支持AMBA協(xié)議的Wrapper。

　　這種體系結構能夠充分利用硬件資源，合理的版圖位置方便了ARM和DSP對外部SRAM的訪(fǎng)問(wèn)，同時(shí)可快捷地實(shí)現ARM的控制功能，而且預留的擴展槽能夠較為方便地進(jìn)行功能擴展和調試。DSP Core的Wrapper能夠快速響應ARM的控制請求，調動(dòng)DSP Core進(jìn)入不同的工作狀態(tài)。

　　2 系統工作流程及特點(diǎn)

　　系統工作流程圖如圖2所示，介紹如下。