提高便攜式消費電子的存儲容量
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
鑒于龐大的消費電子設備數量仍在不斷增長(cháng)，非傳統磁存儲解決方案的市場(chǎng)潛力十分巨大。根據 IDC 的預測， 2003 年到 2008 年間傳統計算平臺以外的硬盤(pán)驅動(dòng)器應用的復合年增長(cháng)率為 27% ，而臺式電腦和筆記本電腦的復合年增長(cháng)率卻分別只有 4.0% 和 19.1% 。憑借這一增長(cháng)率，硬盤(pán)驅動(dòng)器的出貨量將在 2008 年占到消費電子設備總出貨量的 16% 。
雖然現代的電腦硬盤(pán)驅動(dòng)器幾乎無(wú)需改動(dòng)就能應用到數字錄像機和游戲機等大型有源消費應用上，但是在將硬盤(pán)驅動(dòng)器技術(shù)廣泛部署到便攜式應用，特別是翻蓋手機和掌上型 PDA 中（見(jiàn)圖 1 ）時(shí)，物理尺寸和功耗問(wèn)題仍然是一大挑戰。目前，采用 1.8 和 1.0 英寸磁盤(pán)的先進(jìn)驅動(dòng)器已經(jīng)大量用于一些廣受歡迎的 MP3 播放器和高分辨率照相機。但由于外形因素，這些超便攜式產(chǎn)品需要小于一英寸（ 24 毫米）的驅動(dòng)器，并需要更高的功率效率來(lái)確保這些使用小型電池的產(chǎn)品在一次充電后能夠運行足夠長(cháng)的時(shí)間，以滿(mǎn)足用戶(hù)期望。
圖 1 ：消費設備的 HDD 外形比較
硬盤(pán)驅動(dòng)器制造商可以采用許多前沿技術(shù)來(lái)獲得便攜式磁盤(pán)驅動(dòng)器設計，從而實(shí)現所需的改進(jìn)。僅僅縮小磁盤(pán)驅動(dòng)器的尺寸就能減少部分功耗，在機械組件中使用更輕的材料能進(jìn)一步提高能量效率。然而，在能夠控制驅動(dòng)器運轉和管理數據路徑的電子設備的設計和生產(chǎn)中所取得的進(jìn)步，最有可能在實(shí)現所需的尺寸和功率改進(jìn)中扮演最重要的角色。 HDD （硬盤(pán)驅動(dòng)器）電子器件市場(chǎng)的領(lǐng)導者——杰爾系統目前處于有利地位，將提供實(shí)現這些改進(jìn)，并將其整合到多種消費電子應用中所需的設計和技術(shù)進(jìn)步。
硬盤(pán)驅動(dòng)器電子器件中的能量效率改進(jìn)可以在三個(gè)主要方面得以解決——單硬盤(pán)驅動(dòng)器集成電路的處理技術(shù)和設計進(jìn)步、電子平臺的架構更改和為消費電子中的內容管理需求定制的電源管理策略。在某種程度上，每個(gè)方面的選擇都涉及成本與性能之間的平衡，但所有這三個(gè)方面的改進(jìn)整合起來(lái)將能節省大量的電力。
工藝技術(shù)和數字設計方面的進(jìn)步
硅工藝技術(shù)在為電池驅動(dòng)的硬盤(pán)驅動(dòng)器設備開(kāi)發(fā)低功率電子組件方面扮演著(zhù)關(guān)鍵角色。這些組件必須具有低待機功率和低運行功率，同時(shí)仍能提供較高的面位密度所需的先進(jìn)模擬和復雜數字信號處理。僅僅使用低性能版本的臺式電腦級存儲組件還不足以提供合乎要求的功率性能。硬盤(pán)驅動(dòng)器需要采用最先進(jìn)的組件來(lái)保持其傳統趨勢——提供比閃存等在光刻方面受到限制的技術(shù)更高的面位密度和更快的每位成本擴展。
例如，開(kāi)發(fā)新讀取信道電子器件（將模擬信號讀取從磁盤(pán)轉換到電腦或消費電子能處理的數字數據）的挑戰是有效支持與提供更高信噪比（ SNR ）性能相關(guān)的邏輯復雜性中的幾何增長(cháng)。幸運的是，光刻推動(dòng)的器件和互連的幾何尺寸將繼續提供當前期望的 邏輯門(mén)密度增加和相關(guān)的每邏輯成本功能的降低 。器件幾何尺寸下降的均衡是晶體管‘關(guān)'電流的指數增長(cháng)，將待機功率推向錯誤的方向。然而針對低待機功率而優(yōu)化的 CMOS 技術(shù)目前已經(jīng)大量上市。這些低功率工藝技術(shù)在柵寬、工作電壓和柵氧化物厚度等器件尺寸上通常比最先進(jìn)的 MPU 技術(shù)落后一至兩代，而在目前推動(dòng)器件邏輯門(mén)密度和每邏輯成本功能的互連布線(xiàn)間距方面保持同等水平。
這些低功率技術(shù)現在已經(jīng)成為硅工藝技術(shù)的重要推動(dòng)力。這些技術(shù)第一次引領(lǐng)晶圓代工業(yè)進(jìn)入下一個(gè)主要工藝技術(shù)節點(diǎn)—— 65 納米。接下來(lái)，下一次將主要推出的新 材料組 ——使用金屬柵電極的高柵 電介質(zhì)——預計將率先在這些低功率技術(shù)中采用。該功能將降低所需有效柵氧化物的厚度，同時(shí)避免過(guò)度漏電，相反將導致更多傳統柵和柵電介質(zhì)材料的性能下降。
此外，還有其它需要考慮的因素。當今的“低功率”技術(shù)在可能平方級地降低器件工作功率的電源電壓降低方面進(jìn)展緩慢。數字設計小組必須更加努力地通過(guò)架構方式對功率進(jìn)行管理。但這種較高的電壓對模擬電路設計師來(lái)說(shuō)很有幫助，他們需要該電壓空間來(lái)建立讀取信道。
可以訪(fǎng)問(wèn)多個(gè)器件門(mén)限值的數字設計小組能夠更加有效地針對目標性能來(lái)優(yōu)化漏電功率。數字小組能夠明智地使用低門(mén)限值器件來(lái)實(shí)現遞增的性能改進(jìn)，而模擬小組則能使用這些相同的低門(mén)限值器件來(lái)為受電壓限制的電路提供更多空間。
三阱（ Triple-well ）是另一種能夠使數字設計師和模擬設計師都從中受益的 CMOS 技術(shù)。三阱通常被模擬設計師用來(lái)隔離電路和降低基底噪音以提高信噪比性能，它在用于反向偏置器件阱時(shí)能夠降低漏電。雖然要求額外的掩膜板，三阱通常仍是高性能混合信號器件的典型工藝程序的一部分，因此可以“免費”供數字設計師使用。
除芯片制造以外，節電也可以通過(guò)更加嚴格的數字電路設計來(lái)實(shí)現，就象杰爾系統芯片設計師在手機電子器件中所做過(guò)的一樣。通過(guò)更好的設計庫和模型，電路設計師能夠以功耗為重點(diǎn)對器件特性進(jìn)行優(yōu)化。他們還能在電路布局時(shí)定制功率耗散，從而使尋跡和由此耗散的能量減少到最低。使用動(dòng)態(tài)電壓調整或多個(gè)門(mén)限值和電源，能夠幫助在不需要運行的集成電路區域降低功耗。
評論