基于Internet的嵌入式網(wǎng)絡(luò )虛擬儀表硬件設計*

摘要： 本文闡述了以單片機和以太網(wǎng)控制芯片為核心的嵌入式網(wǎng)絡(luò )虛擬儀表的系統結構，詳細介紹了系統硬件設計。
關(guān)鍵詞： 虛擬儀表；單片機；RTL8019AS

引言

　　隨著(zhù)計算機技術(shù)和網(wǎng)絡(luò )技術(shù)的發(fā)展，利用嵌入式計算機系統和網(wǎng)絡(luò )技術(shù)，組成網(wǎng)絡(luò )嵌入式虛擬儀表，將處于不同地域的多個(gè)儀表組成一個(gè)統一的整體，實(shí)現數據共享和統一管理，可大大提高儀表系統的功能。遠程虛擬儀表提出了一種全新的網(wǎng)絡(luò )儀表技術(shù)和方法，把Internet網(wǎng)絡(luò )技術(shù)、嵌入式技術(shù)、以及虛擬儀表技術(shù)結合起來(lái)，項目的研究以電網(wǎng)電量測量和分析的實(shí)際應用為目標。

　　從實(shí)現網(wǎng)絡(luò )虛擬儀表功能模塊化角度考慮，把網(wǎng)絡(luò )虛擬儀表分為虛擬儀表主機和嵌入式網(wǎng)絡(luò )虛擬儀表終端兩部分，本文主要討論應用AT89C52單片機，結合網(wǎng)絡(luò )控制芯片RTL8019AS和測量、信號轉換、鍵盤(pán)/顯示等部件，實(shí)現遠程控制和測量的嵌入式網(wǎng)絡(luò )虛擬儀表終端的硬件設計，總體結構框圖如圖1所示，該系統由單片機、通信協(xié)議控制模塊、液晶顯示模塊、鍵盤(pán)控制模塊、存儲擴展模塊、串行A/D、D/A轉換模塊、以及接口擴展模塊構成。

系統硬件設計

通信協(xié)議控制電路

圖1 系統總體框圖

　　通信協(xié)議控制電路由網(wǎng)絡(luò )控制器RTL8019AS、串行EEPROM 93LC66、帶濾波的RJ45接口組成(見(jiàn)圖2)。

圖2 通信協(xié)議控制電路

　　RTL8019AS主要實(shí)現通信協(xié)議控制，內部有遠程DMA接口、本地DMA接口、MAC(介質(zhì)訪(fǎng)問(wèn)控制)邏輯、數據編解碼邏輯和其他端口。遠程DMA接口是指單片機對RTL8019AS內部RAM進(jìn)行讀寫(xiě)的總線(xiàn)，單片機收發(fā)數據只需對遠程DMA操作。本地DMA接口是RTL8019AS與網(wǎng)線(xiàn)的連接通道，完成控制器與網(wǎng)線(xiàn)的數據交換。

　　MAC邏輯完成以下功能：當單片機向網(wǎng)上發(fā)送數據時(shí)，先將一幀數據通過(guò)遠程DMA通道送到RTL8019AS中的發(fā)送緩存區，然后發(fā)出傳送命令，當RTL8019AS完成了上一幀的發(fā)送后，再開(kāi)始此幀的發(fā)送；RTL819接收到的數據通過(guò)MAC比較、CRC校驗后，由FIFO存到接收緩沖區；收滿(mǎn)一幀后，以中斷或寄存器標志的方式通知主處理器。FIFO邏輯對收發(fā)數據作16字節的緩沖，以減少對本地DMA請求的頻率。                

　　RTL8019AS內部有兩塊RAM區。一塊16K字節，地址為0x4000～0x7fff；一塊32字節，地址為0x0000～0x001f。RAM按頁(yè)存儲，每256字節為一頁(yè)。一般將RAM的前12頁(yè)(即0x4000～0x4bff)存儲區作為發(fā)送緩沖區；后52頁(yè)(即0x4c00～0x7fff)存儲區作為接收緩沖區。要接收和發(fā)送數據包就必須通過(guò)DMA讀寫(xiě)RTL8019AS內部的16KB RAM。它實(shí)際上是雙端口的RAM，是指有兩套總線(xiàn)連接到該RAM，一套總線(xiàn)RTL8019AS讀或寫(xiě)該RAM，即本地DMA；另一套總線(xiàn)是單片機讀或寫(xiě)該RAM，即遠程DMA。

　　89C52通過(guò)P2.7、/WR、/RD來(lái)劃分RTL8019AS和62256的地址空間。P2.7接62256的/CE引腳，低電平時(shí)選擇62256；高電平時(shí)選擇RTL8019AS的地址空間。