<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Xilinx推出Virtex-5 FXT FPGA

Xilinx推出Virtex-5 FXT FPGA

作者: 時(shí)間:2008-04-03 來(lái)源:電子產(chǎn)品世界 收藏

2008年4月3日,北京-全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX) )今天宣布推出Virtex®-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC® 440處理器模塊、高速RocketIO™ GTX收發(fā)器和專(zhuān)用XtremeDSP™ 處理能力。作為65nm Virtex-5系列的第四款平臺,Virtex-5 FXT提供了極高的性能,還可幫助設計人員降低系統成本、縮小板尺寸并減少元件數量。在賽靈思公司以及業(yè)界領(lǐng)導廠(chǎng)商提供的邏輯、嵌入式和DSP開(kāi)發(fā)工具以及IP內核的支持下,Virtex-5 FXT FPGA為有線(xiàn)和無(wú)線(xiàn)通信、音頻/視頻廣播設備、軍事、航空航天、工業(yè)系統以及其它眾多應用提供了一個(gè)終極系統集成平臺。



“在單片器件上集成重要處理性能和SERDES元件,可為那些需要節約板級空間和成本、同時(shí)又需要滿(mǎn)足高性能要求的設計人員提供巨大的價(jià)值。”市場(chǎng)調查公司Forward Concepts的創(chuàng )始人、總裁兼分析師Will Strauss說(shuō),“例如,在無(wú)線(xiàn)應用中,Virtex-5 FXT平臺技術(shù)可以支持的基站類(lèi)型是受到高度關(guān)注的,特別是在支持4G通信系統的LTE(長(cháng)期演化)基帶的應用領(lǐng)域。”

今天的發(fā)布,意味著(zhù)組成賽靈思公司Virtex-5系列的四款領(lǐng)域優(yōu)化的FPGA平臺已經(jīng)全部推出。Virtex-5是第一個(gè)充分發(fā)揮了65nm工藝性能、密度和成本優(yōu)勢的FPGA系列產(chǎn)品,提供了無(wú)與倫比的性能和密度領(lǐng)先優(yōu)勢。與前一代 90nm FPGA 相比,速度平均提高 30%,邏輯容量增加 65%。在取得這一突破性性能提升的同時(shí),賽靈思公司還成功地降低了動(dòng)態(tài)功耗,與前一代器件相比降低了35%。四個(gè)面向領(lǐng)域優(yōu)化的平臺LX、LXT、SXT和FXT,提供了范圍廣泛的多種器件選擇,支持工程師以更高的成本效益實(shí)現電子系統設計,并根據自己的特定設計選擇具有最佳資源組合的FPGA器件。這四個(gè)平臺分別針對邏輯密集、嵌入式處理、數字信號處理(DSP)以及串行連接應用提供了優(yōu)化的邏輯、I/O以及硬IP模塊資源組合。欲了解更多有關(guān)Virtex-5系列的詳細信息,請訪(fǎng)問(wèn)www.xilinx.com/cn/virtex5。

性能最高的嵌入式處理模塊
創(chuàng )新的Virtex-5 FXT平臺是業(yè)界首個(gè)提供多達兩個(gè)業(yè)界標準的PowerPC 440處理器模塊的FPGA產(chǎn)品。每個(gè)處理器集成了32KB指令和32KB 數據緩存,在550 MHz時(shí)鐘頻率下可提供高達1,100 DMIPS 的性能。與PowerPC440模塊緊密耦合的是新的集成5x2縱橫開(kāi)關(guān)式交換處理器互連架構,支持并發(fā)的I/O和存儲器訪(fǎng)問(wèn)。這一高度集成的創(chuàng )新互連架構包括專(zhuān)用的主/從處理器局部總線(xiàn)接口、支持獨立發(fā)送/接收通道的四個(gè)DMA端口,以及一個(gè)支持高性能、低延遲點(diǎn)對點(diǎn)連接的專(zhuān)用存儲器總線(xiàn)接口。

利用PowerPC 440嵌入式處理器模塊,設計人員可快速方便地實(shí)現高級可擴展嵌入式處理應用。先進(jìn)的PLB架構支持高吞吐量128位接口,可使系統瓶頸最小化,從而將處理器、縱橫開(kāi)關(guān)式交換構造以及軟IP邏輯之間的數據傳輸能力最大化。同時(shí),在視頻處理、3D數據處理以及浮點(diǎn)運算等應用中,增強的高性能輔助處理器控制單元(APU)還為專(zhuān)用協(xié)處理器引擎或用戶(hù)專(zhuān)門(mén)定義的指令提供額外的連接能力。

隨著(zhù)EDK 10.1版的發(fā)布,Virtex-5 FXT中的PowerPC440模塊可以獲得包括風(fēng)河系統公司 (Wind River Systems)、Green Hills軟件公司以及其它主要嵌入式操作系統供應商在內的業(yè)界標準操作系統的支持。MontaVista和風(fēng)河系統公司提供了Linux支持,不久還有其它一些公司也會(huì )加入這個(gè)支持的行列。 此外,賽靈思公司也正積極地支持開(kāi)放源碼Linux社區。

先進(jìn)的串行連接能力
為滿(mǎn)足不斷增長(cháng)的對更高I/O帶寬的需求,Virtex-5 FXT平臺集成了高性能、低功耗的RocketIO GTX收發(fā)器,可支持500 Mbps至6.5Gbps的數據傳輸速率??蛻?hù)可設計支持XAUI、Fibre Channel、SONET、Serial RapidIO、 PCI Express® 1.1 和 2.0、Interlaken等標準的各種應用。GTX收發(fā)器在6.5Gbps速率下每通道消耗少于200mW的典型功率,同時(shí)還集成了許多高級特性,如在線(xiàn)性均衡和發(fā)送預加重補償之外,還集成了四抽頭DFE接收均衡,能夠提高更高線(xiàn)速率時(shí)的信號完整性。新的收發(fā)器模塊還包括了一個(gè)獨特的多碼物理編碼子層,能夠支持 64B/66B 和 64B/67B 編碼/解碼方案,可為每個(gè)通道節約數以千計的邏輯單元。此外,跨平臺引腳兼容性使客戶(hù)能夠將針對Virtex-5 LXT 和 SXT器件的設計移植到Virtex-5 FXT器件,從而可充分利用其更高的嵌入式處理性能和串行連接功能。

創(chuàng )新的信號處理能力
Virtex-5 FXT平臺包括多達384個(gè)DSP邏輯片和16.5 MB內部存儲器,在500 MHz時(shí)鐘頻率下可配置提供超過(guò)190 GMACs的DSP處理性能和92太比特/ 秒 (tera-bits/sec)的存儲器帶寬。硬件資源的平衡可使計算密集的應用(比較典型的是DSP和視頻應用)的性能最大化。XtremeDSP™ Virtex®-5 器件中都提供的DSP48E 邏輯片支持比前一代Virtex器件更高的DSP集成度和更低的功耗。新平臺還支持40多種動(dòng)態(tài)控制的工作模式,包括:乘法器、乘法累加器、乘法-加法/減法器、三輸入加法器、桶形移位器、寬位計數器和比較器。

“為滿(mǎn)足語(yǔ)音、視頻和數據傳輸的帶寬和市場(chǎng)需要,當今的片上系統解決方案必須集靈活性、極高性能的嵌入式處理能力、數字信號處理功能和連接功能于一身。”賽靈思公司高級產(chǎn)品部負責產(chǎn)品開(kāi)發(fā)的副總裁Steve Douglass說(shuō),“Virtex-5 FXT平臺結合了Virtex-5系列的高性能邏輯和DSP處理能力和具有高性能處理能力的業(yè)界標準PowerPC 440處理器模塊,以及可以更快速地實(shí)現數據吞吐的高速收發(fā)器。”

設計支持
賽靈思公司新發(fā)布的ISE® Design Suite 10.1開(kāi)發(fā)工具為Virtex-5 FXT FPGA平臺提供全面支持。 該整體開(kāi)發(fā)套件整合了所有的領(lǐng)域專(zhuān)用工具,可大幅提高邏輯、嵌入式和DSP應用的整體系統設計效率。ISE Design Suite 10.1 提供的這些專(zhuān)用工具包括ISE® Foundation™、嵌入式開(kāi)發(fā)套件 (EDK)、System Generator for DSP、 AccelDSP™綜合工具、ChipScope™ Pro和ChipScope Pro Serial I/O 工具包、 PlanAhead™設計和分析工具以及ISE仿真器。

除了簡(jiǎn)化安裝和注冊過(guò)程以外, ISE Design Suite 10.1進(jìn)一步增強了工具間的集成度,并且無(wú)論是否已經(jīng)購買(mǎi),所有產(chǎn)品都可提供評估版本。欲了解有關(guān)新版ISE Design Suite 10.1的更多詳細信息,請訪(fǎng)問(wèn)www.xilinx.com/cn/ise。

價(jià)格和供貨情況
Virtex-5 FXT FPGA目前提供FX30T和FX70T器件的樣品。另外幾款器件FX100T、FX130T 和 FX200T將在未來(lái)六個(gè)月內提供,第一批量產(chǎn)器件將于2008年第三季度提供。到2009年下半年,FX30T 器件千片數量的售價(jià)為159美元。Virtex®-5 EasyPath™ 計劃可為Virtex-5 FXT 器件的大批量應用降低成本。欲了解更多信息,請訪(fǎng)問(wèn): www.xilinx.com/cn/virtex5fxt。

fpga相關(guān)文章:fpga是什么




關(guān)鍵詞: Xilinx FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>