<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 利用 Virtex-5 LXT 器件實(shí)現集成化視頻連接功能解決方案

利用 Virtex-5 LXT 器件實(shí)現集成化視頻連接功能解決方案

作者: 時(shí)間:2008-03-25 來(lái)源: 收藏

  了解廣播系統設計師所面臨的挑戰。不斷出臺的視頻連接功能新標準,給廣播產(chǎn)品帶來(lái)了棘手的設計挑戰和緊迫的日程。

本文引用地址:http://dyxdggzs.com/article/80605.htm

  隨著(zhù)廣播行業(yè)視頻連接功能標準的不斷變化,我們的目標是以免費參考設計的方式提供幫助,創(chuàng )建插入式構建模塊來(lái)解決系統級視頻連接功能問(wèn)題。借助于更經(jīng)濟和集成度更高(與 ASSP 芯片相比)的解決方案,能夠讓您縮短產(chǎn)品設計周期,降低成本,并且使你的產(chǎn)品從競爭產(chǎn)品中脫穎而出。

  我們提供相應的視頻連接功能 IP 和參考設計文檔《面向廣播行業(yè)的音視頻連接功能解決方案》(www.xilinx.com/bvdocs/appnotes/xapp514.pdf),包括有關(guān)SDI、HD-SDI、DVB-ASI、AES嵌入式音頻和音頻異步采樣速率轉換的章節。每個(gè)章節都闡述了一個(gè)專(zhuān)門(mén)的視頻連接功能主題,而且鏈接到免費的參考設計(Verilog 和 VHDL 格式),同時(shí)提供了相應的實(shí)現示例。

  利用 XAPP514 章節中清晰簡(jiǎn)明的參考材料,設計人員能夠輕松地將符合這些標準的編碼器和解碼器整合到 FPGA 中。還在這些章節中對參考設計代碼(提供 Verilog 和 VHDL 兩種格式)進(jìn)行了清晰的闡釋和說(shuō)明,如圖1所示。

  

 

  圖1:免費的模塊化 Verilog 和 VHDL 參考設計的框圖示例

  我們還提供一套驗證平臺,該平臺可以快速輕松地測試視頻處理算法或者檢驗連接功能性能。我們新推出的 Xilinx® Virtex™-5 ML571 串行數字視頻 (SDV) 板 (www.cook-tech.com) ,可以用 Virtex-5 FPGA 來(lái)驗證或者開(kāi)發(fā)視頻連接功能。圖2給出了它的結構圖;圖3是 ML571 開(kāi)發(fā)板的照片。許多和 XAPP514 章節內容相關(guān)的免費參考設計都在 ML571 平臺上進(jìn)行過(guò)驗證,驗證過(guò)程中采用了廣播行業(yè)標準的測試設備。

  

 

  圖2:ML571 SDV 視頻連接功能板的框圖

  

 

  圖3:Xilinx ML571 SDV 視頻連接功能板

  “ML571 開(kāi)發(fā)板再次表明 Xilinx 如何為客戶(hù)提供詳細的設計幫助,來(lái)解決廣播行業(yè)所面臨的切實(shí)問(wèn)題。”Xilinx 公司系統和應用工程部高級主管 Andy DeBaets 指出,“該開(kāi)發(fā)板不僅可以讓工程師輕松實(shí)現高級視頻網(wǎng)絡(luò )協(xié)議,同時(shí)還能大幅度提高系統集成度,降低系統成本和功耗,而且還能縮短設計周期。”

  您可以聯(lián)系 Xilinx 銷(xiāo)售代表,來(lái)觀(guān)看演示或者獲得這個(gè)開(kāi)發(fā)板,以便在自己的開(kāi)發(fā)板開(kāi)發(fā)出來(lái)之前就可以進(jìn)行新算法的測試工作。希望本文和上述音頻/視頻連接功能文檔對您有所幫助。但該文檔僅僅提供了少量有關(guān)利用 Xilinx 可編程邏輯器件進(jìn)行設計的信息,如果您希望獲得有關(guān)這些主題和內容的更多最新信息,請登錄網(wǎng)站 www.xilinx.com/esp/broadcast。

  Virtex-5 的特性支持廣播產(chǎn)品設計

  Virtex-5 可以很好地支持廣播產(chǎn)品設計,該產(chǎn)品系列所具有的如下獨特功能,可以提高產(chǎn)品性能、靈活性和可升級性:

  高密度、高速、可重編程 ExpressFabrIC™ 技術(shù)

  550MHz、36-Kb的雙端口 block RAM/FIFO

  550MHz、25 x 18 DSP48E Slice

  550MHz 的時(shí)鐘管理管道 (CMT)

  SelectIO™ 技術(shù)

  更低的功耗

  Sparse chevron 封裝

  上述特性將在本期《Xcell雜志》相關(guān)文章中進(jìn)行闡述。如果您希望獲得這些特性和性能的詳細說(shuō)明,請登錄網(wǎng)站 www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex5/index.htm。

  Xilinx ML571 概述

  這種新型串行數字視頻 (SDV) 板可用于演示和測試基于Xilinx Virtex-5 平臺FPGA 的高帶寬視頻通信通道。這種板向您展示了如何輕松實(shí)現針對常見(jiàn)的行業(yè)標準(比如 HD-SDI)的高速串行接口。

  支持的標準和功能

  Virtex-5 平臺整合了高性能、低功耗、千兆位級串行 I/O、三態(tài)以太網(wǎng) MAC、PowerPC™ 處理器以及 PCI Express 端點(diǎn)模塊,能夠支持比前代產(chǎn)品更多的網(wǎng)絡(luò )標準。

  ML571 板現在支持:

  Virtex-5 XC5VLX50T-FF1136 FPGA(采用引腳兼容封裝形式的LX110T)

  2個(gè) RocketIO™ GTP HD/SD-SDI 接收器和2個(gè) RocketIO GTP 發(fā)射器。發(fā)射器具備 Gennum 三態(tài) 3 Gbps 電纜驅動(dòng),同時(shí),接收器也具備 Gennum 三態(tài) 3 Gbps 接收器均衡器。所支持的標準包括:

  3 Gbps HD-SDI (SMPTE424M)、2.97 Gbps

  HD-SDI 雙鏈路 (SMPTE372M) 1.485 Gbps、1.4835 Gbps

  HD-SDI (SMPTE292M) 1.485 Gbps、1.4835 Gbps

  SD-SDI (SMPTE 259M)、270 Mbps

  DVB-ASI (CENELEC EN 50083-9 附錄 B)、270 Mbps

  SelectIO 視頻輸入和輸出,提供差分 LVDS I/O。它展示了 Virtex-5 SelectIO 接口發(fā)送和接收符合如下視頻標準的視頻流的能力:

  SD-SDI (SMPTE 259M)、270 Mbps

  DVB-ASI、270 Mbps

  Select IO 技術(shù)、LVDS、AES3 數字音頻 (AES3id) I/O。2個(gè) BNC 輸入連接器提供了2對立體聲 AES3id 數字音頻輸入。2個(gè)BNC輸出提供了2對立體聲 AES3id 數字音頻輸出。這些輸入端口符合 SMPTE 276M 75-?非均衡式 AES3 音頻輸入電氣規范。

  SDI AES 數字音頻,嵌入式和非嵌入式 (SMPTE272M-2004)

  AES 數字音頻,高性能異步采樣速率轉換 (ASRC)

  向以太網(wǎng)發(fā)送或從以太網(wǎng)接收 DVB-ASI,來(lái)實(shí)現 IP 視頻

  采用外部 DDR DRAM 的幀同步

  同步分離器和同步鎖相功能。同步分離器可以支持各種視頻同步源,包括兩級視頻同步和三級視頻同步 (HD 和SD)。將從同步分離器得到的分離同步信號傳送到 FPGA,然后利用這些同步信號與 FPGA 上的任意 VCXO 時(shí)鐘源建立同步鎖相環(huán)。

  提供了一個(gè)與 XGI 兼容的擴展連接器集合,來(lái)實(shí)現視頻 I/O 子板

  2個(gè) 10/100/1000 以太網(wǎng)接口

  調試 RS-232 串行端口

  用于連接 Xilinx 下載電纜的六管腳 JTAG 配置接口

  帶有 CompactFlash II 類(lèi)插槽的 Xilinx System ACE™ 配置控制器

  結論

  支持新型 AVB 設計以及幫助客戶(hù)實(shí)現基于 Xilinx FPGA 的設計,是一個(gè)很大挑戰。讓 Xilinx 自豪的是,它始終能夠出色地滿(mǎn)足這些要求。由于具有不同的協(xié)議和系統接口,很顯然,這些設計方案需要比 ASSP 和 ASIC 更高的性能、更低的成本。這些挑戰為 Virtex-5 器件帶來(lái)了機遇,因為這些器件能夠讓您針對 AVB 設備市場(chǎng)不斷變化的需求,設計出適當的解決方案。

  ML571 板由 Cook Technologies 公司設計和銷(xiāo)售。Cook Technologies 公司為 ML571 分配的產(chǎn)品編號是 CTXIL406。ML571 SDV 板中還帶有很多時(shí)鐘和連接功能選項子板。了解更多信息,請致信 colin@cook-tech.com 或者登錄網(wǎng)站 www.cook-tech.com。



關(guān)鍵詞:  Xilinx

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>