優(yōu)化高分辨率DAC的DC測量

　　在討論一種具有22 bit線(xiàn)性度和存在1.4 V最低有效位噪聲的24 bit數模轉換器（DAC）的時(shí)候，一位同事問(wèn)到，“測試時(shí)應該如何測量微伏（V）級的電壓？”測量高分辨率直流（DC）電壓是很復雜的。在測試過(guò)程中，時(shí)間就是金錢(qián)，所以這為快速、精確地完成測量提出了一項持久的挑戰。

　　傳統的最優(yōu)化方法采用精密放大器電路和越來(lái)越快的測量器件。這些仍然是必需的，但是要想在最短的時(shí)間內完成最優(yōu)的測量是不夠的。建立時(shí)間和信號噪聲之間的反比關(guān)系取決于驅動(dòng)待測器件（DUT）電路的有效噪聲帶寬。DUT和測量?jì)x器決定了這個(gè)系統，從而把建立時(shí)間和寬帶噪聲不可分割地聯(lián)系在一起。


圖1 同步鎖相系統的主要組成部分


圖2  Belden 1694A的頻率響應

　　如果該電路帶寬為零，那么其噪聲也應為零，我們僅僅用一個(gè)樣本就能進(jìn)行測量。遺憾的是，這樣的電路就永遠不能達到穩定，那么我們也會(huì )得到100%的DC誤差。因此過(guò)窄的帶寬會(huì )造成很長(cháng)的測量時(shí)間。

　　如果該電路的帶寬為無(wú)限大，那么建立時(shí)間就應為零。遺憾的是，寬帶噪聲也為無(wú)限大，我們永遠無(wú)法獲得足夠精度的測量。因此，快速放大器實(shí)際上會(huì )加快測量高分辨率電壓所需的時(shí)間。

　　下面我們來(lái)探討一下這種關(guān)系。

　　建立時(shí)間

　　在測試過(guò)程中，在一個(gè)階躍電壓作用之后 DUT輸出必需在預定的誤差帶內達到穩定。假設一個(gè)單極點(diǎn)階躍響應，建立時(shí)間直接取決于帶寬：

　　其中：

　　Ts：建立時(shí)間

　　P：建立百分比

　　BW：3 dB帶寬

　　寬帶噪聲

　　每種電壓測量都會(huì )從DUT、放大器和電阻器引入寬帶噪聲。放大器存在電壓噪聲和電流噪聲，電阻器存在約翰遜噪聲（又稱(chēng)熱噪聲）。寬帶噪聲規定以Vrms/?Hz為單位來(lái)表示：

　　以電壓有效值（Vrms）為單位，并且假設服從高斯分布，其中

　　En ：以Vrms/?Hz為單位的噪聲

　　Etot：以Vrms為單位的總噪聲

　　BWe：有效噪聲帶寬

　　因為濾波器的滾降系數不是無(wú)限陡峭的，噪聲在－3 dB截止帶寬外的影響就變小了。有效噪聲帶寬就是指這個(gè)區域內的噪聲。單主極點(diǎn)的有效噪聲帶寬等于其－3 dB帶寬的p/2倍。

　　允許測量誤差

　　對于給定的寬帶噪聲和有效噪聲帶寬，允許測量誤差決定了所需的樣本數量?；镜慕y計給出對給定總噪聲平均達到98%置信度所需的樣本數量。平均值的這種變化表示對單個(gè)DC電壓測量的可重復性。

　　其中：

　　Ve ：允許測量誤差，以V為單位 

　　C：Student T檢驗（對于98％置信度的平均值為1.6）

　　N：樣本數量

　　Tm：采集一個(gè)樣本的時(shí)間，以為秒（s）單位

　　Tmeas ：測量時(shí)間，以為s單位

　　BWn：有效噪聲帶寬

　　建立時(shí)間與測量時(shí)間

　　圖1通過(guò)曲線(xiàn)示出了當建立時(shí)間和測量時(shí)間相等時(shí)呈現出的最優(yōu)時(shí)序，并且給出了單極點(diǎn)條件的理想帶寬。

　　Time（S） ＝ 時(shí)間（s）

　　Effective Analog Bandwidth ＝ 有效模擬帶寬

　　Sampling = 采樣時(shí)間

　　Settling ＝ 建立時(shí)間

　　Total Time ＝ 總時(shí)間

　　圖1的例子示出了在噪聲帶寬為40 nV/肏z和測量誤差為1 V條件下的建立時(shí)間必須達到1 ppm。每個(gè)樣本需要2 s。如圖所示，最佳的帶寬介于10 kHz～20 kHz之間。

　　令Tmeas等于Ts，我們就可以從數字上得到最優(yōu)的帶寬：

　　采用上述公式，本例的最佳帶寬為13.07 kHz。樣本數量為85。達到1 ppm的建立時(shí)間為168 s。根據定義，總測量時(shí)間是建立時(shí)間的兩倍，為336 s。


圖3  HD-SDI信號通過(guò)同軸電纜后眼圖變化


圖4  經(jīng)過(guò)均衡處理后的輸出信號


圖5  電纜均衡器LMH0044的典型應用電路圖

　　其它考慮

　　進(jìn)行高分辨率測量的問(wèn)題相當多，這里的討論絕對沒(méi)有涵蓋全部。下面的幾點(diǎn)考慮在解決總體問(wèn)題時(shí)很重要：

　　1) 測量設備的建立時(shí)間：如果測量電路中的某個(gè)元件存在建立時(shí)間問(wèn)題，那么會(huì )把它加至總測量時(shí)間上。轉換速率的限制是一個(gè)很常見(jiàn)的原因。所以任何時(shí)候都要采用小信號建立時(shí)間進(jìn)行計算。介質(zhì)吸收會(huì )造成特別不利的影響，所以要謹慎地選擇濾波器電容。

　　2) 設置目標：設置目標很容易設置為很小的值，例如0.0001%，結果會(huì )顯著(zhù)增加測量時(shí)間。因為設置目標會(huì )對階躍電壓起作用，所以當階躍電壓為測量動(dòng)態(tài)范圍的分數倍時(shí)，應采用較大的目標值。針對不同的測量過(guò)程單獨地設定帶寬是有必要的。

　　3) 設置誤差電壓：上述原則同樣也適用于設置允許誤差電壓。通常會(huì )對所有的測量設置太小值。統計結果表明，如果采用1.6的Student T檢驗，在測量中所見(jiàn)的偏差應該在所需要時(shí)間誤差的98%以?xún)取?/p>

　　4) 基準電壓源：基準電壓源可能會(huì )引入噪聲，包括寬帶噪聲和1/ f噪聲。在DAC情況下，噪聲可能依賴(lài)于具體的數碼。

　　5) 測量帶寬噪聲：采用一種高質(zhì)量的頻譜分析儀直接測量電路的寬帶噪聲。對于典型的電路中給定的多個(gè)噪聲源，在紙上進(jìn)行精確的計算是很冗長(cháng)乏味的，而且很容易出錯。

　　6) 測量精度和分辨率：假設測量設備的精度和分辨率比實(shí)際測量中的允許誤差小得多。一般地，測試工程操作要求測量設備的分辨率要比允許誤差高一個(gè)數量級。

　　7) 放大器：在信號鏈路中采用低噪聲的運算放大器。保證低電阻值是一種很好的思想，但是也不能太低以至于引起放大器的電流驅動(dòng)和散熱等問(wèn)題。 


圖6  同步鎖相系統中的主要組件


圖7  LMH1981同步分離器與PLL產(chǎn)生像素時(shí)鐘的框圖

　　結語(yǔ)

　　測試成本要求對傳統的低速、高分辨率測量進(jìn)行優(yōu)化。這種方法允許我們縮短測量時(shí)間并節約資金。它還可做為測試設計的一級近似。在設計周期的早期是讓開(kāi)發(fā)團隊了解測試經(jīng)費是否很高的最佳時(shí)機，例如，18 bit DAC的全部代碼測試。半導體工業(yè)正處于產(chǎn)生20 bit DC電路的關(guān)鍵時(shí)刻。未來(lái)的挑戰需要高素質(zhì)的測試工程師。