基于NIOS嵌入式軟核的硬盤(pán)錄像機的設計與實(shí)現

　　摘要:本文以硬盤(pán)錄像機的設計為例, 介紹了NIOS 嵌入式軟核的工作流程、開(kāi)發(fā)步驟和使用方法。

　　關(guān)鍵詞: NIOS ;嵌入式處理器;硬盤(pán)錄像

　　隨著(zhù)現場(chǎng)可編程邏輯陣列( FPGA) 技術(shù)的日益成熟,基于片上的可編程( SOPC)的嵌入式處理器受到越來(lái)越多的關(guān)注。特別是Altera公司推出的NIOS嵌入式處理器軟核, 通過(guò)軟件編程的方法可靈活地實(shí)現嵌入式處理器的功能, 并且針對FPGA進(jìn)行性能優(yōu)化, 可以大大提高系統性能。此外，NIOS還具有片上調試功能,因此便于系統的設計和調試.本文以硬盤(pán)錄像機為例,研究了NIOS對外部接口設備進(jìn)行控制的方法,其中包括I2C接口的控制、IDE接口的控制等。

　　1 NIOS開(kāi)發(fā)方法介紹

　　NIOS的軟硬件開(kāi)發(fā)流程如圖1 所示, 下面介紹其具體開(kāi)發(fā)步驟。流程的第一步是設計規劃。它需要根據系統設計要求, 劃分好各個(gè)軟硬件模塊。完整的基于NIOS的SOPC系統是一個(gè)軟硬件復合的系統, 在開(kāi)發(fā)時(shí)可以分為硬件、軟件兩個(gè)部分。在實(shí)際設計過(guò)程中, 往往會(huì )遇到這樣一種情況: 所需要的功能既可以用軟件方式實(shí)現, 也可以用純硬件邏輯加以實(shí)現。例如, 在系統中需要8位7段碼數碼管顯示時(shí), 可以用FPGA中的可編程邏輯設計一個(gè)動(dòng)態(tài)掃描邏輯來(lái)實(shí)現顯示, 也可以通過(guò)編寫(xiě)動(dòng)態(tài)掃描程序對PIO進(jìn)行操作來(lái)完成上述功能。若用硬件方式實(shí)現, 顯然是要占用額外的硬件資源, 但是, 編寫(xiě)軟件較為容易, 系統工作速度不受影響; 反之, 用軟件方式實(shí)現, 可以不增加硬件邏輯, 但是動(dòng)態(tài)掃描需要占用CPU的處理時(shí)間, 這增加了軟件編寫(xiě)的復雜度。具體采用什么方式是與系統設計要求有關(guān)的。因此在設計規劃時(shí), 就要確定哪些功能用硬件實(shí)現, 哪些功能用軟件實(shí)現。通常用軟件實(shí)現時(shí), 其設計容易修改, 查錯也比較容易, 且基本上不增加占用的硬件資源。所以在設計規劃時(shí), 當需要的軟硬件代價(jià)相當并且性能保證的情況下, 軟件實(shí)現是被優(yōu)先考慮的。

　　確定好軟硬件模塊的劃分后, 就可以開(kāi)始具體的設計過(guò)程了。通常, 嵌入式系統開(kāi)發(fā)中CPU是不可更改的, 因此外圍設備的變動(dòng)也受到CPU的限制, 甚至整個(gè)嵌入式系統的硬件已經(jīng)固定, 難以更改(如PC104 的開(kāi)發(fā))。因而, 通常的嵌入式開(kāi)發(fā)中, 更多的是PCB設計及軟件開(kāi)發(fā)。與通常的嵌入式系統開(kāi)發(fā)不同, 由于NIOS是一個(gè)可靈活定制的CPU,它的外設是可選的IP 核或自定制邏輯, 所以可以根據系統設計要求, 通過(guò)SOPC Builder向導式的界面定制裁剪適當的SOPC系統。鑒于上述NIOS開(kāi)發(fā)的特點(diǎn), 在設計規劃后,NIOS的開(kāi)發(fā)流程分為硬件開(kāi)發(fā)與軟件開(kāi)發(fā)兩大部分。

　　NIOS 的硬件設計流程就是定制合適的CPU和外設, 在SOPC Builder和QuartusII中完成。在這里可以靈活定制NIOS CPU的各個(gè)特性甚至指令, 可以使用Altera提供的大量的IP Core來(lái)加快開(kāi)發(fā)者開(kāi)發(fā)NIOS外設的速度,提高外設的性能。同時(shí), 也可以使用第三方的IP Core, 或者使用VHDL、Verilog 來(lái)自己定制外設。

　　完成NIOS的硬件開(kāi)發(fā)后, SOPC Builder可以幫助開(kāi)發(fā)者生成相應的SDK( 軟件開(kāi)發(fā)包) 。這是由于在硬件開(kāi)發(fā)中的NIOS CPU及其外設構成的系統是自定制的, 存儲器、外設地址的映射等各不相同, 需要的SDK也應是專(zhuān)有的。

　　SOPC Builder可自動(dòng)生成SDK。在生成的SDK 基礎上, 開(kāi)發(fā)者可以進(jìn)入軟件開(kāi)發(fā)流程。在這個(gè)部分, 開(kāi)發(fā)者面對的嵌入式系統是自己定制的、裁剪過(guò)的, 因此受到硬件的局限會(huì )小一些。開(kāi)發(fā)者可以使用匯編語(yǔ)言、C 或C++語(yǔ)言來(lái)進(jìn)行嵌入式程序設計, 使用GNU工具或其他第三方工具進(jìn)行程序的編譯連接以及調試。

　　2 針對硬盤(pán)錄像機的NIOS 嵌入式處理器設計

　　在硬盤(pán)錄像機中涉及到圖像采集、圖像壓縮、圖像存儲三個(gè)主要部分, 因此在設計外部接口時(shí)需要考慮到這三部分中芯片控制所需要的接口。

　　(1)圖像采集部分。圖像采集部分使用SAA7113完成視頻信號的采集。該芯片是可編程視頻處理芯片, 采用CMOS工藝, 通過(guò)簡(jiǎn)單的I2C 總線(xiàn)可以對其實(shí)現編程控制。它將不同制式的模擬信號統一成相同的數字標準, 采用ITU-R BT.601 格式, 采樣時(shí)對亮度信號和兩個(gè)色差信號分別編碼, 對不同制式信號采用單一的取樣頻率, 而且和任何模擬系統的彩色副載波頻率無(wú)關(guān), 因此在分量系統中不再包含任何副載波。取樣頻率定為13.5MHz, 它也是對亮度信號Y 的取樣頻率。由于色度信號的帶寬遠比亮度信號的帶寬窄, 因而對色度信號U 和V 的取樣率較Y 減半, 為6.75MHz。每個(gè)數字有效行分別有720 個(gè)亮度取樣點(diǎn)和360×2 個(gè)色差信號取樣點(diǎn)。對每個(gè)分量的取樣點(diǎn)進(jìn)行均勻量化。對每個(gè)取樣進(jìn)行8 位的PCM編碼。

　　(2)圖像壓縮部分。本系統采用硬件壓縮方式完成視頻圖像的JPEG 壓縮。通常在視頻監控系統中使用Motion-JPEG(MJPEG)技術(shù), MJPEG 壓縮芯片將A/D 轉換芯片輸入的YUV 格式的數據進(jìn)行MJPEG 格式的壓縮。MJPEG 由JPEG 圖像連接組成, 相對JPEG 圖像, 每幅都有自己的量化表和Huffman碼表。MJPEG可以?xún)H使用一張量化表和Huffman碼表對連續幾十幀甚至上百幀圖像進(jìn)行壓縮, 僅當數據發(fā)生丟失時(shí)才需要重新載入量化表和Huffman 碼表。這一優(yōu)點(diǎn)大大降低了系統視頻解碼時(shí)所需要的開(kāi)銷(xiāo)。而且, MJPEG 可以分幀存儲, 這給數據的管理和回放帶來(lái)了方便。本系統是使用Zoran公司的單片MJPEG壓縮/解壓縮芯片ZR36060 來(lái)完成圖像的JPEG壓縮的。

　　(3)圖像存儲部分。為了解決大量的圖像數據問(wèn)題, 本系統采用IDE(電子集成驅動(dòng)器)接口的硬盤(pán)來(lái)完成設計。IDE 的本意是指把“硬盤(pán)控制器”與“盤(pán)體”集成在一起的硬盤(pán)驅動(dòng)器。這種集成方法減少了硬盤(pán)接口的電纜數目與長(cháng)度, 數據傳輸的可靠性得到了增強, 硬盤(pán)控制起來(lái)變得更容易?？刂品绞接蠵IO 方式和DMA 方式兩種。本系統使用了IDE 硬盤(pán)的PIO 控制方式。由于采用了NIOS 處理器, 因此可以不局限于預先制造的處理器技術(shù), 而是根據自己的標準定制處理器, 按照需要選擇合適的外設、存儲器和接口。本系統根據硬盤(pán)錄像機的具體要求選擇了Altera公司的Cyclone 系列的EP1C6來(lái)完成CPU的設計; 使用Flash ROM AM29LV065DU進(jìn)行程序的加載工作; 選用SRAM為CY7C1041CV33 的存儲器進(jìn)行數據的緩存; FPGA 的AS 配置芯片為EPCS4。

　　在外圍芯片中, 視頻解碼芯片SAA7113需要I2C 接口進(jìn)行控制, 存儲圖像的硬盤(pán)需要IDE 接口, 但是在NIOS的外圍標準接口中沒(méi)有這些接口可供選擇, 這時(shí)只要設置GPIO接口, 并用GPIO接口模擬出I2C總線(xiàn)接口和IDE接口的操作即可。同時(shí)也用GPIO 接口完成MJPEG 壓縮芯片的配置任務(wù)。綜合以上的硬件資源要求, 本系統在FPGA 內部設計的模塊如圖2 所示。

　　FPGA 內部模塊的核心模塊是NIOS 處理器的核, 其次是用來(lái)控制系統時(shí)鐘的定時(shí)器1和定時(shí)器2。為了完成對SAA7113和ZR36060 的初始化配置工作, 設置了片內ROM來(lái)存儲配置文件信息, 同時(shí)還設置了存儲器接口和通用I/O 接口完成和外部存儲器與I/O 設備的連接。整個(gè)嵌入式系統內部是由Avalon總線(xiàn)完成各模塊之間連接的。整個(gè)系統的調試工作通過(guò)JTAG接口和串行口完成。調試程序通過(guò)JTAG接口下載到FPGA的內部, 由串口來(lái)連接一個(gè)顯示終端, 將調試信息顯示到PC機上。

　　3 控制軟件的設計

　　系統上電硬件復位后, 軟件根據用戶(hù)需要自動(dòng)對各項控制器指令代碼及其參數進(jìn)行設置, 從而完成對SAA7113、ZR36060、IDE 接口的初始化工作, 然后控制視頻信號的采集壓縮和存儲。系統工作流程如圖3 所示。

　　4 整體工作性能

　　(1)錄制畫(huà)面大小: 352* 248 或352* 288。(2)每秒錄制或播放25 幀, 每幀兩場(chǎng), 共50 場(chǎng), 隔行掃描。(3)每場(chǎng)圖片壓縮后大小平均為10KB, 每秒0.5MB, 每小時(shí)1.8GB?？筛鶕枰浣?0GB 到80GB 的硬盤(pán), 實(shí)現5～40 小時(shí)的連續錄像。

　　5 結束語(yǔ)

　　NIOS是一個(gè)性?xún)r(jià)比較高的微處理器軟核, 可以方便地把用戶(hù)需要的接口和自定義的邏輯加入到系統中去。本文介紹的方法體現了SOPC 嵌入式系統的靈活性。因此這種方法能夠有效地縮短開(kāi)發(fā)周期, 同時(shí)能夠延長(cháng)產(chǎn)品的生命周期, 可以不斷地在原有產(chǎn)品的基礎上進(jìn)行升級設計。