USB2.0接口和DSP構成的高速數據采集系統

關(guān)鍵詞：USB2.0 CY7C68013 DSP 高速數據采集

隨著(zhù)數字信號處理理論和計算機的不斷發(fā)展，現代工業(yè)生產(chǎn)和科學(xué)技術(shù)研究都需要借助于數字處理方法。進(jìn)行數字處理的先決條件是將所研究的對象進(jìn)行數字化，因此數據采集與處理技術(shù)日益得到重視。在圖像處理、瞬態(tài)信號檢測、軟件無(wú)線(xiàn)電等一些領(lǐng)域，更是要求高速度、高精度、高實(shí)時(shí)性的數據采集與處理技術(shù)?，F在的高速數據采集處理卡一般采用高性能數字信號處理器（DSP）和高速總線(xiàn)技術(shù)的框架結構。DSP用于完成計算量巨大的實(shí)時(shí)處理算法，高速總線(xiàn)技術(shù)則完成處理結果或者采樣數據的快速傳輸。DSP主要采用TI或者ADI公司的產(chǎn)品，高速總線(xiàn)可以采用ISA、PCI、USB等總線(xiàn)技術(shù)。目前，使用比較廣泛的是PCI總線(xiàn)，雖然其有很多優(yōu)點(diǎn)，但是存在如下嚴重缺陷；易受機箱內環(huán)境的影響，受計算機插槽數量的地址、中斷資源的限制而不可能掛接很多設備等。USB總線(xiàn)由于具有安裝方便、高帶這、易擴展等優(yōu)點(diǎn)，其中USB2.0標準有著(zhù)高達4800bps的傳輸速率，已經(jīng)逐漸成為計算機接口的主流。本文介紹一個(gè)采用USB2.0接口和高性能DSP的高速數據采集處理系統，主要是為光纖通信中密集波分復用系統的波長(cháng)檢測與調整所設計的，也可以應用于像圖像處理、雷達信號處理等相關(guān)領(lǐng)域。

1 高速數據采集處理系統原理及器件選用

整個(gè)高速數據采集處理系統的硬件構成為：高速ADC、高速大容量數據緩沖、高性能DSP和USB2.0接口。系統的原理框圖如圖1所示。

高性能DSP采用TI公司的TMS320C6000系列定點(diǎn)DSP中的TMS320C6203B；高速ADC采用TI公司的ADS5422，14位采樣，最高采樣頻率為62MHz；PC機接口采用USB2.0，理論最大數據傳輸速率為480Mbps，器件選用Cypress公司EZ-USB FX2系列中的CY7C68013；數據緩沖采用IDT公司的高速大容量FIFO器件IDT72V2113；程序存儲在Flash存儲器中，器件選用SST291E010。下面逐一介紹各個(gè)器件的主要特性。

（1）TMS320C6203B

TMS320C6203B是美國TI公司高性能數字信號處理器TMS320C6000系列的一種，采用修正的哈佛總線(xiàn)結構，共有1套256位的程序總線(xiàn)、兩套32位的程序總線(xiàn)和1套32位的DMA專(zhuān)用總線(xiàn)；內部有8個(gè)功能單元可以并行操作，工作頻率最大為300MHz，最大處理能力為2400MIPS；內部集成了外圍設備接口，如外部存儲器接口（EMIF）、外部擴展總線(xiàn)（XB）、多通道緩沖串口（McBSPs）和主機接口（HPI），與外部存儲器、協(xié)處理器、主機以及串行設備的連接非常方便。

    （2）ADS5422    CY7C68013獨特的架構具有如下特點(diǎn)：    2．2 ADS5422與IDT72V2113的連接

ADS5422是由美國TI公司生產(chǎn)的高速并行14位模數轉換器，其最高采樣頻率達到62MHz，采樣頻率為100MHz時(shí)，SNR為72dB，SFDR為85dB。模擬信號輸入可以是單端輸入方式或者差分輸入方式，最高輸入信號峰峰值為4V，單一5V電源供電。輸出數字信號完全兼容3.3V器件，并且提供輸入信號滿(mǎn)量程標志以及輸出數字信號有效標志，從而方便和其它器件的連接。

（3）IDT72V2113

IDT72V2113是由美國IDT公司生產(chǎn)的高速大容量先進(jìn)先出存儲器件（FIFO）。其最高工作頻率為133MHz；容量為512KB，可以通過(guò)引腳方便地將容量設置成512K×9bit或者256K×18bit兩種方式；IDT72V2113可以設置標準工作模式或者FWFT（First Word Fall Through）工作模式，并提供全滿(mǎn)、半滿(mǎn)、全空、將滿(mǎn)以及將空等五種標志信號；非常方便進(jìn)行容量擴展。容量擴展是IDT72V2113的一大特點(diǎn)，擴展方式可分為字長(cháng)擴展和字深擴展。通過(guò)容易擴展可以由多片IDT72V2113形式更大容量的緩沖，并且電路連接簡(jiǎn)單、可靠。

（4）CY7C68013

CY7C68013是美國Cypress公司推出的USB2.0芯片，是一個(gè)全面集成的解決方案，它占用更少的電路板空間，并縮短開(kāi)發(fā)時(shí)間。CY7C68013主要結構如下：包括1個(gè)8051處理器、1個(gè)智能串行接口引擎（SIE）、1個(gè)USB收發(fā)器、16KB片上RAM（其中包括4KB FIFO）存儲器以主1個(gè)通用可編程接口（GPIF）。

①包括1個(gè)智能串行的接口引擎（SIE），它執行所有基本的USB功能，將嵌入的MCU解放出來(lái)以用于實(shí)現其它豐富的功能，以保證持續高速有效的數據傳輸；

②具有4KB的大容量FIFO用于數據緩沖，當作為從設備時(shí)，可采用Synchronous/Asynchronous FIFO接口與主設備（如ASIC，DSP等）連接；當作為主設備時(shí)，可通過(guò)通用可編程接口（GPIF）形式任意 的控制波形來(lái)實(shí)現與其它從設備連接，能夠輕易地兼容絕大多數總線(xiàn)標準，包括ATA、UTOPIA、EPP和PCMCIA等；

③固件軟配置，可將需要在CY7C68013上運行的固件，存放在主機上，當USB設備連上主機后，下載到設備上，這樣就實(shí)現了在不改動(dòng)硬件的情況下很方便地修改固件；

④能夠充分實(shí)現USB2.0(2000版)協(xié)議，并向下兼容USB1.1。

2 高速數據采集處理系統的硬件連接

2．1 模擬信號輸入電路

ADS5422的模擬信號輸入可以采取單端輸入方式或者差分輸入方式。單端輸入方式連接比較簡(jiǎn)單，但抗噪性能差，所以我們采取差分輸入方式，以盡量減少信號噪聲以及電磁的干擾，尤其是采用差分輸入方式可以將所有偶次諧波通過(guò)正反反個(gè)輸入信號基本上互相抵消。

ADS5422的模擬信號差分輸入方式需要同時(shí)使用IN和IN引腳，其硬件連接方法如圖2所示。圖中，首先使用放大器OPA687以及RF變壓器將單端信號轉換成差分信號，然后輸入到ADS5422，其中ADS5422的公共端CM和RF變壓器的公共端連接，RF變壓器的匝數比應該根據信號確定。為了增強信號的穩定性，在A(yíng)DS5422每個(gè)信號的輸入前加上RC低通濾波電路，圖2中推薦Rt為50Ω，Rin為22Ω，Cin為10pF，這些元件也可以根據具體的信號進(jìn)行調整，一般情況下電阻值在10～100Ω之間，電容值在10～200pF之間。

雖然ADS5422的供電電壓為5V，但其輸出的數字信號電平兼容3.3V電平，因此不需要電平轉換芯片，只要將ADS5422的數據線(xiàn)與IDT72V2113的數據線(xiàn)相連即可。但是，ADS5422采樣和存儲采樣數據到IDT72V3113中，這兩個(gè)操作對時(shí)序配置要求非常嚴格，如果兩者時(shí)序關(guān)系配合得不是很好，就會(huì )發(fā)生數據存儲出錯或者掉數。如何簡(jiǎn)單、可靠地實(shí)現采樣和存儲是設計這部分電路的難點(diǎn)。一般的方法是，通過(guò)可編程邏輯器件（CPLD或FPGA）來(lái)實(shí)現ADC與FIFO存儲器之間的時(shí)序，即由CPLD或FPGA來(lái)控制ADC采樣和FIFO存儲器的寫(xiě)操作。但是，通過(guò)仔細查看ADS5422和IDT72V2113的工作時(shí)序圖，找到了一種簡(jiǎn)單可靠的實(shí)現方法，此方法不需要CPLD或FPGA就可以實(shí)現兩者的時(shí)序配合。

首先分析ADS5422的工作時(shí)序圖，如圖3所示，其中t1為采樣時(shí)鐘上跳沿到輸出數據無(wú)效之間的時(shí)間間隔，即數據保持時(shí)間，其大小為3ns。查看IDT72V2113的相關(guān)文檔可知，對其進(jìn)行寫(xiě)操作時(shí)，數據線(xiàn)的保持時(shí)間大于1ns即可滿(mǎn)足要求。因此，ADS5422與IDT72V2113之間的時(shí)序配合可以采用以下簡(jiǎn)單的實(shí)現方法：ADS5422的采樣時(shí)鐘和IDT72V2113的寫(xiě)時(shí)鐘采用同一個(gè)時(shí)鐘源，這樣，每一個(gè)時(shí)鐘的上跳沿，ADS5422進(jìn)行模數轉換，同時(shí)將上個(gè)時(shí)鐘周期內輸出的采樣數據存儲到DT72V2113內部。

2．3 C6203B與IDT72V2113的連接

C6203B與IDT72V2113的連接是通過(guò)C6203B外部擴展總線(xiàn)（XB）。C6203B的外部擴展總線(xiàn)（XB）寬度為32位，可以實(shí)現與同步FIFO無(wú)縫連接，可以同時(shí)無(wú)縫實(shí)現四個(gè)FIFO寫(xiě)接口或者實(shí)現3個(gè)FIFO寫(xiě)接口及1個(gè)FIFO讀接口。通過(guò)無(wú)縫連接實(shí)現FIFO讀接口，FIFO必須連接到XCE3上，數據通過(guò)DMA方式從IDT72V2113傳送到C6203B的片內RAM中，具體連接如圖4所示。圖4中，4片IDT72V2113經(jīng)過(guò)字長(cháng)和字深擴展形成2MB的數據輸入緩沖，輸入數據總線(xiàn)（D0～D15）、輸出數據總線(xiàn)（Q0～Q15）、讀使能（REN）、讀時(shí)鐘（RCLK）、寫(xiě)使能（WEN）、寫(xiě)時(shí)鐘（WCLK）和將空標志信號（PAE）是由4片IDT72V2113的相應信號組合形成的；XCE3為外部擴展總線(xiàn)（XB）的空間選擇信號，XFCLK為外部擴展總線(xiàn)（XB）的輸出時(shí)鐘，EXT_INT4是C6203B的外部中斷信號4，DX0用作通用輸出口，控制IDT72V2113的寫(xiě)使能信號。

2.4 CY7C68013與C6203B的連接

CY7C68013是一個(gè)非常方便的USB2.0實(shí)現方案，它提供與DSP或者M(jìn)CU連接的接口，連接方法有兩種：Slave FIFOs和Master可編程接口GPIF。在本方案中，選用了Slave FIFOs方式，異步讀寫(xiě)。Slave FIFOs方式是從機方式，DSP可以像讀寫(xiě)普通FIFO一樣對CY7C68013內部的多層緩沖FIFO進(jìn)行讀寫(xiě)。具體的電路連接如圖5所示。FLAGA、FLAGB和FLAGC是CY7C68013內部FIFO的狀態(tài)標志，C6203B通過(guò)通用I/O口來(lái)獲得FIFO的空、半滿(mǎn)（由用戶(hù)設定半滿(mǎn)的閾值）和滿(mǎn)等狀態(tài)信息。C6203B對CY7C68013內部FIFO的選擇，以及數據包的提交也是通過(guò)通用I/O口來(lái)實(shí)現。C6203B通過(guò)EMIF接口的CE2空間對CY7C68013進(jìn)行讀寫(xiě)操作。工作過(guò)程為：DSP通過(guò)USB向PC發(fā)送數據時(shí)，首先查看空、半滿(mǎn)和滿(mǎn)這三個(gè)狀態(tài)信號，然后向USB寫(xiě)入適當大小的數據，以保證數據不會(huì )溢出；PC機通過(guò)USB向DSP發(fā)送命令字時(shí)，USB通過(guò)中斷方式通知DSP讀取命令字。

3 USB軟件設計

USB接口開(kāi)發(fā)中有相當大的工作量是關(guān)于USB軟件的開(kāi)發(fā)，USB軟件包括三方面的工作：固件（firmware）設計，驅動(dòng)程序設計和主機端應用程序的設計。

3．1 固件設計

固件是運行在CY7C68013上的程序，可采用匯編語(yǔ)言或C語(yǔ)言設計，其主要功能是控制CY7C68013接收并處理USB驅動(dòng)程序的請求（如請求設備描述符、請求或設置設備狀態(tài)，請求或設置設備接口等USB2.0標準請求）、控制CY7C68013接收應用程序的控制指令、通過(guò)CY7C68013存放數據并實(shí)時(shí)上傳至PC等。

本方案中的固件設計思路如下：

①使CY7C68013工作于異步從FIFO（Asynchronous Slave FIFO）模式。相應的寄存器操作為：IFCONFIG=0xCB。

CY7C68013具有多種工作方式，除了可以作為能夠產(chǎn)生任意控制波形的主控芯片外，即使作為從設備，也可選擇異步還是同步方式。由于DSP的關(guān)系，本方案選擇異步從方式。

②將4KB的FIFO對應兩個(gè)端點(diǎn)（EndPoint），即EndPoint2和EndPoint6。相應的寄存器操作為：EP2CFG=0xA0,EP6CFG=0xF2。

EndPoint2與EndPoint6分別對應2KB的內裝中FIFO（下文分別稱(chēng)為FIFO2、FIFO6），存放USB需要上傳與接收的數據。其中EndPoint2為OUT型，負責從主機接收數據；EndPoint6為IN型，負責向主機發(fā)送數據。另外，EndPoint2與EndPoint6均采用批量（BULK）傳輸方式，這種方式相對于其它USB2.0定義的傳輸方式具有數據可靠、傳輸速率高等特點(diǎn)，是最常用的傳輸方式。

③對FIFO進(jìn)行配置。相應的寄存器操作為：EP2FIFOCFG=0x11，EP6FIFOCFG=0x0D。

本方案將FIFO2、FIFO6設置成自動(dòng)方式。這里所謂“自動(dòng)”，是指在數據的傳輸過(guò)程中，不需要CY7C68013的8051內核參與。如有特殊需要可以設成手動(dòng)方式，這樣8051就可以對數據進(jìn)行修改，如圖6所示。另外還將FIFO配置成16位接口。

④其它操作。為了完善整個(gè)USB傳輸功能，提高固件的健壯性，還必須配以其它設計，這包括FIFO的自動(dòng)清空復位，個(gè)性化命令等功能，在此就不進(jìn)行詳細討論了。

3．2 驅動(dòng)程序設計

USB系統驅動(dòng)程序采用分層結構模型，分別為較高級的USB設備驅動(dòng)程序和較低級的USB函數層。其中USB函數層由兩部分組成：較高級的通用串行總線(xiàn)驅動(dòng)程序模塊（USBD）和較低級的主控制器驅動(dòng)程序模塊（HCD）。在上述USB分層模塊中，USB函數層（USBD及HCD）由Windows提供，負責管理USB設備驅動(dòng)程序和USB控制器之間的通信；加載及卸載USB驅動(dòng)程序；與USB設備通用端點(diǎn)（EndPoint）建立通信并執行設備配置、數據與USB協(xié)議框架和打包格式的雙向轉換任務(wù)。目前Windows提供有多種USB設備驅動(dòng)程序，但并不針對實(shí)時(shí)數據采集設備，因此USB設備驅動(dòng)程序需由開(kāi)發(fā)者自己編寫(xiě)。

開(kāi)發(fā)USB設備驅動(dòng)程序，可采用Numega公司的開(kāi)發(fā)包Driver Works和Microsoft公司的2000DDK，并以VC++6.0作為輔助開(kāi)發(fā)環(huán)境。Driver Works提供的驅動(dòng)向導，可根據用戶(hù)的需要，自動(dòng)生成代碼框架，減少了開(kāi)發(fā)的難度，縮短了開(kāi)發(fā)的周期。但是，Cypress公司為了方便用戶(hù)開(kāi)發(fā)USB接口，在CY7C68013的開(kāi)發(fā)包中提供了一個(gè)通用驅動(dòng)程序，該程序可不加修改，經(jīng)DDK編譯后直接使用。在本設計方案中，采用的就是這個(gè)通用驅動(dòng)程序。

3．3 應用程序設計

主機應用程序是主要實(shí)現從高速數據采集處理板該取處理后的數據、存儲、顯示處理結構以及向數據采集處理板發(fā)送控制命令。在Windows 2000下，我們使用的應用程序開(kāi)發(fā)工具是VC++6.0。

4 系統工作原理

上電后，ADS5422一直工作，采樣產(chǎn)生的數據是否存儲到IDT72V2113中，由C6203B的DX0引腳狀態(tài)來(lái)決定。C6203B進(jìn)行初始化，外部擴展總線(xiàn)的XCE3設置為同步FIFO讀操作模式。DMA通道0配置為每次傳輸1幀，每幀 1024個(gè)半字，同步事件設置為外部中斷4，觸發(fā)極性為高電平，初始化定時(shí)器0，定時(shí)間隔為22ms。當外部同步信號到來(lái)時(shí)，啟動(dòng)定時(shí)器0，手動(dòng)啟動(dòng)DMA通道0，同時(shí)設置DX0為低電平。ADS5422采樣產(chǎn)生的數據開(kāi)始寫(xiě)入IDT72V2113，當定時(shí)器0中斷到來(lái)時(shí)，設置DX0為高電平，關(guān)閉IDT72V2113的寫(xiě)使能，采樣數據不再存儲到IDT72V2113內。隨著(zhù)數據不斷寫(xiě)入IDT72V2113，當其內部的數據量大于1023個(gè)半字時(shí)，IDT72V2113的將空標志信號（PAE）由低電平變?yōu)楦唠娖?，使得C6203B的外部中斷信號有效，從而觸發(fā)DMA傳輸，C6203B的DMA通道0通過(guò)外部擴展總線(xiàn)（XB）讀取1024個(gè)半字的數據，存儲于內部RAM中，傳輸結束后向C6203B發(fā)送中斷，通知C6203B處理數據。C6203B處理完數據后，通過(guò)USB2.0接口發(fā)送處理結果，然后重新啟動(dòng)DMA通道0，進(jìn)行下一次DMA傳輸。如此循環(huán)，直到處理完所有數據。當下一個(gè)外部同步信號到來(lái)時(shí)，進(jìn)行下一輪數據采集處理過(guò)程。

5 總結

本文詳細介紹了基于USB2.0接口和DSP的高速數據采集處理系統的系統構成、硬件連接以及USB2.0驅動(dòng)程序和固件程序的開(kāi)發(fā)。經(jīng)實(shí)際驗證，系統運行可靠，是一種比較好的高速數據采集與處理的解決方案