基于DDS的鎖相頻率合成器設計

　　1 引 言

　　現代頻半合成源對頻率精度、分辨率、轉換時(shí)間和頻譜純度等指標提出了越來(lái)越高的要求。甚高頻(VHF)頻率合成器通常采用多鎖相環(huán)路(PLL)結構，多環(huán)合成器將單環(huán)中的巨大分頻比用多個(gè)環(huán)路來(lái)負擔，同時(shí)各環(huán)，尤其足主環(huán)的鑒相頻率大幅度提高，從而滿(mǎn)足了鑒相頻率高、分頻比小和分辨率高等要求。但是由于多環(huán)組合的固有特性，尤其是分辨率每提高1個(gè)數量級，就要增加一級子環(huán)路，使得其頻率轉換速度低、線(xiàn)路復雜、可靠性差。

　　直接數字式頻率合成技術(shù)(DDS)的頻率分辨率高、頻率轉換速度快。DDS/PLL混合頻率合成是一項新興技術(shù)。DDS激勵PLL倍頻的方式能發(fā)揮DDS高分辨率的特點(diǎn)，但DDS信號中的相噪與雜散一旦落入環(huán)路內將會(huì )惡化lg N。

　　采用DDS內插PLL混頻，即DDS輸出與PLL反饋回路中的壓控振蕩器(VCO)輸出混頻，相當于用DDS取代多環(huán)頻率臺成器中的低(細)頻率子環(huán)，電路結構簡(jiǎn)單，在頻率轉換速度、分辨率等方面性能優(yōu)良，并且不存在DDS相噪與雜散惡化的問(wèn)題。本文提出基于該思想的一種VHF段頻率合成器設計。

　　2 方案設計

　　本方案設計一個(gè)VHF段頻率合成器，輸出信號頻率分辨高，相位噪聲低。

　　圖1所示為頻率合成器的原理框圖。該合成器原理如下：壓控振蕩器(VCO)產(chǎn)生VHF段頻率信號，在反饋通道中與直接數字式頻率合成器(DDS)輸出下混頻，經(jīng)帶通濾波、程控分頻器后送鑒相/鑒頻器，與鑒相頻率比較得到的相位誤差信號，經(jīng)低通環(huán)路濾波后，其平均值控制VCO輸出向設定頻率值靠攏并最終鎖定。

　　本方案采用了DDS取代多環(huán)頻率合成器中的低(細)頻率子環(huán)，VCO輸出頻率范圍89.6～110.4 MHz，DDS輸出頻率范圍20～20.8 MHz，混頻后取下變頻69.6～89.6 MHz，經(jīng)ECL預置分頻器10分頻至6.96～8.96 MHz，鎖相環(huán)(PLL)鑒相頻率取80 kHz，內部程控分頻范圍87～112 kHz。

　　壓控振蕩器輸出頻率和其他信號之間的關(guān)系由式(1)給出：

　　fOUT=N