Cadence與中芯國際推出射頻工藝設計工具包

Cadence設計系統公司和中芯國際共同宣布，一個(gè)支持射頻設計方案的新的0.18微米SMIC CMOS射頻工藝設計工具包將正式投入使用。

新的0.18微米SMIC CMOS射頻工藝設計工具包(PDK)已成功通過(guò)驗證，正式進(jìn)入中國射頻集成電路設計市場(chǎng)。其驗證包括代表性設計IP的硅交互作用測試，如PLLs，集中于仿真結果和快速設計寄生。

新方案使中國無(wú)線(xiàn)芯片設計者可得到必要的設計軟件和方法學(xué)，以達到確保符合設計意圖的集成電路表現,可縮短并準確的預測設計周期。作為合作方，為了普遍推廣，Cadence和SMIC將共同合作推出射頻電路的培訓課程，并向國內射頻設計者們提供射頻工藝設計工具包 (process-design kit)的適用性咨詢(xún)。該射頻設計培訓計劃將于8月2日上海，8月7日北京，8月9日深圳相繼推出。

“我們很高興這個(gè)合作開(kāi)發(fā)的射頻設計方案將幫助我們的國內客戶(hù)設計與推出高質(zhì)量的射頻器件”，中芯國際工程院士楊立吾博士表示，“通過(guò)我們與Cadence的努力合作，我們?yōu)榭蛻?hù)提供了高水平設計能力，目前我們正繼續緊密合作，共同開(kāi)發(fā)0.13微米和90納米CMOS射頻制程的解決方案?！?

中芯國際依靠自身的射頻CMOS技術(shù)，已經(jīng)開(kāi)始將射頻工具包用于國家高科技合作研究及發(fā)展項目 (863 項目)。作為上海自主創(chuàng )新項目的一部分，中芯國際正積極拓展0.13微米和90納米的新技術(shù)。

射頻設計方法學(xué)錦囊(Radio Frequency Design Methodology Kit)包括一個(gè)802.11 b/g WLAN無(wú)線(xiàn)收發(fā)器參考設計, 一整套子芯片級，芯片級和系統級的測試機臺,仿真設置，測試計劃及射頻設計與分析方案的適應性訓練。 設計方案著(zhù)重于組織管理嚴密的射頻電路設計和整片確認， 以及從事建模，電路仿真，設計， 寄生參數提取，再度仿真, 與電感綜合。 同時(shí)著(zhù)重于為集成電路環(huán)境的設計人員在系統，系統水平建模與測試機臺的衡量的集成電路檢測中提供幫助。

“我們很高興與中芯國際在幫助中國射頻設計市場(chǎng)客戶(hù)來(lái)改進(jìn)其射頻器件的質(zhì)量與生產(chǎn)力上的合作?！?nbsp;Cadence 的營(yíng)銷(xiāo)副總裁Craig Johnson表示，“我們將在射頻領(lǐng)域繼續合作，為中國客戶(hù)在培訓課程和射頻適用性咨詢(xún)上提供服務(wù)”。