應用材料公司推出整合的高K介電常數

晶體管制造技術(shù)正迎來(lái)巨大的變化，柵極結構上新材料和新工藝的整合運用使芯片速度更快，功耗更低，從而使摩爾定律得以延續。近日，應用材料公司推出了一系列已被全面驗證的生產(chǎn)工藝，幫助我們的客戶(hù)在大規模生產(chǎn)中制造高K介電常數/金屬柵極（HK/MG）結構。

從45納米的邏輯芯片開(kāi)始，由于晶體管的尺寸太小，傳統的柵極材料無(wú)法使用，過(guò)多的漏電流使晶體管發(fā)熱并消耗額外的能量。HK/MG結構可以降低柵極漏電流100多倍，并大大加快晶體管的開(kāi)關(guān)速度。舉個(gè)例子來(lái)說(shuō)，如果2006年付運的所有微處理器都采用了HK/MG技術(shù)，那么一年下來(lái)所節約的電能（按照每天使用12小時(shí)估算）約等于450萬(wàn)戶(hù)家庭一年的用電量。使用新的HK/MG材料可以減少晶體管功耗，從而降低使用溫度，提高晶體管性能，但是這僅僅解決了問(wèn)題的一部分。真正的挑戰在于如何將HK/MG材料整合到器件中，創(chuàng )造出具有原子級工藝界面并能滿(mǎn)足規?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/制造">制造要求的最優(yōu)的柵極結構。

應用材料公司資深副總裁、硅系統業(yè)務(wù)部總經(jīng)理Tom St. Dennis表示：“多年以來(lái)，整合新的柵極材料是我們客戶(hù)在技術(shù)延展上碰到的最艱難的障礙。我們提供已被整合驗證的HK/MG技術(shù)，使客戶(hù)能夠提高晶體管的速度，幫助他們把風(fēng)險降到最小。應用材料公司歷來(lái)都能非常成功的幫助客戶(hù)將新材料整合到工藝流程中，最近的一次是在銅互聯(lián)工藝中使用低K介電常數技術(shù)。由于我們擁有相關(guān)的上下游技術(shù)，所以我們有能力優(yōu)化工藝順序并幫助客戶(hù)成功整合HK/MG技術(shù)用于生產(chǎn)最先進(jìn)的晶體管?！?

制造HK/MG結構的方法有很多種，應用材料公司有一系列可靠的系統支持客戶(hù)所使用的不同的制造方法。這些已被完全驗證的工藝經(jīng)過(guò)了整合測試，可以減少客戶(hù)的調試時(shí)間，達成全面優(yōu)化的HK/MG結構。應用材料公司提供的不僅僅是高K介電常數薄膜，而是基于單個(gè)Centura®平臺的整合的電介質(zhì)疊合層解決方案，它包括四個(gè)關(guān)鍵的工藝——高K介質(zhì)沉積、氧化、氮化和退火。在具有挑戰性的金屬柵極疊合層方面，應用材料公司運用多年來(lái)在金屬沉積上的領(lǐng)先技術(shù)，提供一系列基于Endura®平臺上的整合方案，使用ALD（原子層沉積）和PVD（物理氣相沉積）技術(shù)幫助客戶(hù)實(shí)現各種不同的設計。應用材料公司創(chuàng )新的高溫刻蝕技術(shù)能提供HK/MG疊合層生產(chǎn)刻蝕中至關(guān)重要的側面垂直度。應用材料公司的缺陷檢測、評價(jià)和分析系統具有25納米的缺陷靈敏度和自動(dòng)FIB（聚焦離子束），可以加快對HK/MG結構的關(guān)鍵缺陷和工藝的研究進(jìn)程。