<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > XILINX擴展針對數字通信系統設計的信號處理工具產(chǎn)品

XILINX擴展針對數字通信系統設計的信號處理工具產(chǎn)品

作者:eaw 時(shí)間:2005-05-18 來(lái)源:eaw 收藏

公司(Xilinx, Inc. (NASDAQ:XLNX)今天宣布推出針對數字通信系統設計的System Generator for DSP v7.1開(kāi)發(fā)軟件和XtremeDSP Virtex-4 SX35開(kāi)發(fā)套件。新的設計工具可使系統和DSP設計人員更容易地在DSP器件中實(shí)現高采樣速率或多信道信號處理設計,從而為從系統建模到硬件驗證的整個(gè)開(kāi)發(fā)過(guò)程提供了全面的工具和流程。
System Generator for DSP v7.1工具和XtremeDSP 開(kāi)發(fā)套件可一起用于設計和實(shí)現使用公司最近推出的多種3G和4G基站無(wú)線(xiàn)算法(包括RACH、searcher、HSDPA、DUC和DDC)的系統。如需了解全面的算法信息,請訪(fǎng)問(wèn): www.xilinx.com/cn/wireless。
“將Virtex-4 XtremeDSP開(kāi)發(fā)套件與System Generator for DSP工具結合使用,設計人員可擁有一個(gè)開(kāi)發(fā)和驗證高性能數字通信DSP系統的極佳開(kāi)發(fā)環(huán)境,”賽靈思公司DSP部營(yíng)銷(xiāo)總監David Squires說(shuō)?!巴ㄟ^(guò)并行機制,我們的DSP器件提供了出眾的高性能,因此是無(wú)線(xiàn)和其它數字通信應用信號處理路徑中的理想協(xié)處理器?!?nbsp;

本文引用地址:http://dyxdggzs.com/article/6012.htm

System Generator for DSPv7.1軟件工具
賽靈思Virtex-4 SX系列中的XtremeDSP邏輯片具備500 MHz的吞吐能力。System Generator for DSP v7.1工具使設計人員可充分利用這一強大能力。與競爭的90nm FPGA產(chǎn)品相比,Virtex-4 SX FPGA的DSP性能提升達1.5倍,DSP功耗降低3倍,而單位美元的GMACs性能提升高達12倍。
此外,System Generator for DSP v7.1提供了一個(gè)全面的設計環(huán)境,可支持:
• 系統建模 - 結合Simulink支持信號流建模以及通過(guò)與賽靈思嵌入式開(kāi)發(fā)套件(EDK)集成支持控制路徑建模。這可促成在單個(gè)設計環(huán)境中完成整個(gè)系統的設計和建模,從而簡(jiǎn)化設計流程。
• 算法開(kāi)發(fā) - 利用MATLAB和System Generator的MATLAB接口以及Accelchip工具可以容易地實(shí)現數學(xué)功能。Accelchip工具允許導入宏代碼(m-code)和定制AccelWare IP內核來(lái)實(shí)現矩陣乘法功能和線(xiàn)性代數功能。
• 自動(dòng)硬件或位流生成 - 通過(guò)與Xilinx ISE 7.1i 和 XST 工具的緊密耦合。不太熟悉FPGA的DSP設計人員只需要點(diǎn)擊按鈕仍然可以實(shí)現高度優(yōu)化的設計。硬件設計人員還可以通過(guò)黑盒子功能將HDL模塊導入System Generator for DSP工具。
• 設計驗證和調試 – 當在設計流程中使用XtremeDSP開(kāi)發(fā)套件硬件以及使用Xilinx Chipscope Pro調試軟件工具時(shí)。Chipscope Pro工具可使設計人員觀(guān)察到內部結點(diǎn),從而使設計調試更快、更容易。

這一集成化設計流程使沒(méi)有或很少有HDL設計經(jīng)驗的設計人員可以在很高的設計抽象層次上工作,并且可以在數天(而不是數月)時(shí)間內實(shí)現從初始概念到硬件驗證的整個(gè)過(guò)程。System Generator for DSP v7.1支持所有主流Xilinx DSP 系列產(chǎn)品,包括最近發(fā)布的帶有 325MHz 嵌入式 18x18乘法器的Spartan-3E 系列產(chǎn)品。該產(chǎn)品每10萬(wàn)門(mén)器件的起售價(jià)僅為2美元*。

XtremeDSP開(kāi)發(fā)套件硬件平臺
新的XtremeDSP 開(kāi)發(fā)套件是賽靈思與FPGA計算解決方案廠(chǎng)商Nallatech共同開(kāi)發(fā)的。它包括一個(gè)集成了多達192個(gè)XtremeDSP邏輯片的Virtex-4 SX35器件。每個(gè)邏輯片由一個(gè)18 x 18乘法器和一個(gè)48位加法器組成,并且可在每個(gè)時(shí)鐘周期動(dòng)態(tài)配置,從而提供了巨大的靈活性和優(yōu)化能力。 
獨特的高帶寬硬件協(xié)同仿真(hardware-in-the-loop co-simulation)功能允許設計人員將仿真速度提高幾個(gè)量級,還可以同時(shí)在硬件中對設計進(jìn)行驗證。XtremeDSP開(kāi)發(fā)套件包括一個(gè)模擬卡??ㄉ嫌幸粋€(gè)雙通道14位105 MSPS A/D轉換器和一個(gè)14位160 MSPS D/A轉換器。因此它對于軟件無(wú)線(xiàn)電這樣的高性能無(wú)線(xiàn)應用是一個(gè)理想的開(kāi)發(fā)平臺。

價(jià)格和供貨
System Generator for DSP v7.1工具與賽靈思公司的ISE 7.1i FPGA設計套件配合使用。推出后優(yōu)惠期內的售價(jià)為995美元。Virtex-4 SX35 XtremeDSP開(kāi)發(fā)套件可立即供貨,單售價(jià)為2,495美元,與System Generator for DSP v7.1工具組合的套裝價(jià)為3,245美元。兩款產(chǎn)品可以從賽靈思網(wǎng)上商店或賽靈思授權分銷(xiāo)商處購買(mǎi)。

數字通信相關(guān)文章:數字通信原理




關(guān)鍵詞: 賽靈思

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>