硅設計鏈廠(chǎng)商通力合作降低90納米芯片總功耗

硅設計鏈產(chǎn)業(yè)協(xié)作組織（Silicon Design Chain Initiative）的半導體工業(yè)領(lǐng)導廠(chǎng)商宣布，經(jīng)流片驗證的低功耗90納米芯片設計技術(shù)可使芯片的總功耗降低40％。
該低功耗設計采用了多個(gè)廠(chǎng)商的先進(jìn)技術(shù)：ARM1136JF-S™測試芯片，ARM® Artisan®標準設計單元庫和存儲單元，Cadence Encounter™設計平臺和TSMC的Reference Flow 5.0。參加硅設計鏈協(xié)作組織的公司有：應用材料Applied Materials, Inc. (納斯達克:AMAT) ，ARM [(倫敦證交所: ARM) ； (納斯達克: ARMHY)], Cadence 設計系統公司 (紐約證交所:CDN) (納斯達克:CDN)和臺積電(TSMC) (臺灣證交所: 2330,納斯達克: TSM)。
TSMC公司的芯片設計服務(wù)營(yíng)銷(xiāo)部的高級總監Edward Wan指出：“業(yè)界領(lǐng)先廠(chǎng)商首次聯(lián)合起來(lái)，成功地對低功耗技術(shù)進(jìn)行流片驗證。這將大大提高90納米工藝技術(shù)的市場(chǎng)占有率。這個(gè)項目展示了領(lǐng)先廠(chǎng)商戰略性合作的巨大力量，也充分展示了各自的技術(shù)產(chǎn)品?！?br/>于主流的芯片設計商來(lái)說(shuō)，要想取得高效的低功耗設計策略非常困難，因為這需要IP供應商、EDA廠(chǎng)商、制造設備供應商和獨立的芯片代工廠(chǎng)等半導體芯片設計鏈的諸多廠(chǎng)商的共同努力。由Applied Materials、ARM、Artisan Components（現為ARM的一個(gè)子公司）、Cadence和TSMC聯(lián)合成立的硅設計鏈產(chǎn)業(yè)協(xié)作組織（Silicon Design Chain Initiative）致力于提供經(jīng)過(guò)驗證的設計流程，以解決業(yè)界最為棘手的納米級設計問(wèn)題。Silicon Design Chain集結了各個(gè)公司的專(zhuān)業(yè)優(yōu)勢，將模型、設計和分析工具、IP以至硅片產(chǎn)品，可為客戶(hù)提供經(jīng)過(guò)驗證的從設計到批量生產(chǎn)的開(kāi)發(fā)方案。