Actel推出第三代以Flash為基礎器件

Actel公司宣布推出第三代以Flash為基礎的可編程邏輯方案，也是全球最低成本的現場(chǎng)可編程門(mén)陣列 (FPGA) 器件，名為ProASIC3和ProASIC3E系列，成功推動(dòng)該公司進(jìn)入一個(gè)新的競爭時(shí)代。ProASIC3/E系列是Actel因應市場(chǎng)對全功能、高成本效益FPGA的強勁需求而設計，主要面向消費、汽車(chē)及其它成本敏感的應用領(lǐng)域。這個(gè)“以?xún)r(jià)值為基礎”(value-based) 的區間在FPGA市場(chǎng)中增長(cháng)最快，預計今年可達到5億美元的規模。

Actel公司總裁兼首席執行長(cháng) John East說(shuō)：“過(guò)去10年來(lái)，Flash技術(shù)已發(fā)展成突破性的技術(shù)，對每個(gè)涉及領(lǐng)域都有著(zhù)深遠的影響。例如，Flash技術(shù)使到手機、照相機和錄像機的下一代產(chǎn)品發(fā)生了革命性的變化，現在則對可編程邏輯市場(chǎng)帶來(lái)同樣的沖擊。事實(shí)上，FPGA技術(shù)的主流平臺已出現根本改變，而Actel正好處于領(lǐng)導位置?！?/p>

Semico Research公司ASIC/SoC高級分析員Rich Wawryzniak指出：“隨著(zhù)產(chǎn)品面市壓力和制造成本不斷飚升，FPGA正迅速占據傳統以單元為基礎主導的價(jià)值市場(chǎng)，包括消費及汽車(chē)等，都講求非常高的安全性和低價(jià)格。Actel的ProASIC3/E器件具備低價(jià)位和安全的Flash結構，是瞄準PLD市場(chǎng)的良方?！?/p>

East稱(chēng)：“新的ProASIC3器件是世界上最低成本的FPGA，而其性能和安全性比同類(lèi)以SRAM為基礎的產(chǎn)品還優(yōu)勝。以Flash為基礎的FPGA可提供安全、低功耗、上電即行和可重編程的解決方案，透過(guò)媲美ASIC的單位成本，實(shí)現FPGA產(chǎn)品能快速推出市場(chǎng)的優(yōu)勢，有助舒緩大批量市場(chǎng)對ASIC需求的壓力?！?/p>

基于其成功的ProASIC Plus系列，Actel全新的單芯片器件具有64位、66 MHz PCI性能，是業(yè)界首個(gè)具備片上用戶(hù)Flash存儲器的FPGA。該器件的系統門(mén)密度范圍從3萬(wàn)至300萬(wàn)個(gè)，并提供先進(jìn)的安全ISP (系統內可編程) 技術(shù)。

除了單位成本低之外，ProASIC3/E系列還可通過(guò)去除系統板上的多種器件，降低系統整體成本。舉例說(shuō)，該系列器件無(wú)需外部引導程序或微控制器來(lái)支持器件編程，而其上電即行特性無(wú)需外部CPLD即可在上電期間讓系統運行起來(lái)。器件數目的減少可節省線(xiàn)路板空間，從而提高可靠性、簡(jiǎn)化庫存管理，以及降低總系統成本。

以Flash為基礎FPGA具有價(jià)格、性能和安全性?xún)?yōu)勢

ProASIC3/E系列提供1024位 (128x8頁(yè)) 片上非揮發(fā)性用戶(hù)Flash存儲，以及基于多達6個(gè)板上鎖相環(huán) (PLL) 的時(shí)鐘調節電路。這種用戶(hù)可用的非揮發(fā)性存儲器可用于多種系統應用，包括IP設備尋址、用戶(hù)喜好選項存儲、系統校準設置、設備序列號和/或庫存控制及日期設定。該器件還帶有高達504 kb嵌入式真實(shí)雙端口SRAM，以及604個(gè)用戶(hù)I/O，達致66 MHz、64位PCI性能。

與基于SRAM的FPGA不同，ProASIC3/E帶有安全機制，可防止外界對所有編程信息進(jìn)行訪(fǎng)問(wèn)，而且采用業(yè)界標準的128位AES算法，確保重編程可以安全地在系統內實(shí)行。在支持未來(lái)的迭代設計及現場(chǎng)升級時(shí)，更無(wú)需擔心寶貴的IP會(huì )被損壞或復制。該系列器件還集成了FlashLock，無(wú)需額外成本即可提供可重編程和設計安全的獨特組合。內置的解密引擎和基于Flash的AES密匙使得ProASIC3/E成為當今市場(chǎng)上功能最齊全的可編程邏輯方案。此外，非揮發(fā)性Flash技術(shù)還為該器件提供了低功耗和上電即行的優(yōu)點(diǎn)。

ProASIC3/E系列的非揮發(fā)和可重編程特性是通過(guò)業(yè)界領(lǐng)先的先進(jìn)Flash LVCMOS工藝實(shí)現，該工藝具有7層金屬 -- 6銅1鋁。標準CMOS設計技術(shù)用于實(shí)現PLL等邏輯和控制功能，因此具有可預測的性能。精細顆粒的結構、增強的靈活布局，以及豐富的Flash開(kāi)關(guān)，這些特點(diǎn)的完美結合使得該器件在高度擁擠的設計中的利用率高達到100％，并對性能的影響極微。

ProASIC3特點(diǎn)：

3萬(wàn)至100萬(wàn)個(gè)系統門(mén)
18至108 kb真實(shí)雙端口SRAM
81至288個(gè)用戶(hù)I/O
3.3V、64位、66MHz PCI
高達350 MHz外部系統性能
1.5V內核電壓實(shí)現低功耗
1.5V、1.8V、2.5V和3.3V I/O工作電壓
可分組 (Bank) 選擇的I/O電壓 － 每芯片多達4組

ProASIC3E特點(diǎn)：

60萬(wàn)至300萬(wàn)個(gè)系統門(mén)
108至504 kb真實(shí)雙端口SRAM
多達604個(gè)用戶(hù)I/O
3.3V、64位、66MHz PCI
高達350 MHz外部系統性能
1.5V內核電壓實(shí)現低功耗
1.5V、1.8V、2.5V和3.3V I/O工作電壓
可分組選擇的I/O電壓 － 每芯片多達8組