利用FPGA實(shí)現低成本汽車(chē)多總線(xiàn)橋接

2004年10月B版

汽車(chē)中的電子單元持續快速增長(cháng)，因此對比一下汽車(chē)電子發(fā)展和消費類(lèi)電子便攜式產(chǎn)品的發(fā)展會(huì )有很大啟發(fā)。今天的消費者希望在汽車(chē)中獲得手持便攜式電子設備所提供的方便與舒適性。汽車(chē)電子將不再專(zhuān)門(mén)用于引擎管理系統或車(chē)身控制，而是擴展應用到新的領(lǐng)域，如信息娛樂(lè )、通信以及司機/乘客輔助系統。
設計人員面臨的一個(gè)嚴峻設計挑戰是必須保證汽車(chē)壽命與車(chē)內電子設備的壽命相匹配，這樣才能避免由于技術(shù)過(guò)時(shí)和設備淘汰而增加額外的成本。從8軌唱片播放機到音頻磁帶播放機，再到CD播放機和MP3播放機，如此快速的發(fā)展提醒汽車(chē)設計師車(chē)內電子設備的生命周期相對短得多。不斷出現的新興汽車(chē)標準以及標準本身的不斷變化進(jìn)一步導致選擇標準時(shí)必須考慮到其壽命、靈活性以及被接受的廣泛程度。目前使用的一些標準包括本地互連網(wǎng)絡(luò )(LIN)、控制區域網(wǎng)絡(luò )(CAN)、面向媒體的系統傳輸(MOST)以及藍牙等。
汽車(chē)電子部件設計人員面臨的其它挑戰還包括滿(mǎn)足低成本目標、擴展溫度范圍以及小型化要求?？删幊踢壿嬈骷?PLD)在過(guò)去10多年時(shí)間里獲得了長(cháng)足的發(fā)展，提供了更高的性能、更低的功耗、工作溫度范圍更寬、外形更小且成本更低，因此PLD對于汽車(chē)設計人員越來(lái)越具吸引力。
根據業(yè)界市場(chǎng)研究公司Gartner Dataquest(2003年11月)的報告，全球汽車(chē)電子應用市場(chǎng)2003年約為7320萬(wàn)美元，預計2004年會(huì )達到7790萬(wàn)美元，2005年將達到8530萬(wàn)美元。主要的汽車(chē)電子系統包括GPS導航系統、引擎控制單元和數字立體聲音頻系統。

可編程邏輯器件的優(yōu)點(diǎn)
由于PLD可重編程的靈活特點(diǎn)，因此特別適合各種變化。通過(guò)對PLD進(jìn)行重新編程，可以快速實(shí)現新版標準，甚至在現場(chǎng)部署后仍可進(jìn)行。重新編程工作在現有系統中即可完成，不必對PLD進(jìn)行物理拆卸。這一過(guò)程被稱(chēng)為在系統可編程能力(ISP)，通過(guò)標準編程協(xié)議(如IEEE1149.1 JTAG)就可以完成。設計人員可以象調整引擎那樣對車(chē)內電子進(jìn)行升級。實(shí)際上，未來(lái)汽車(chē)電子升級可能會(huì )變得象定期的程序維護一樣平常。
當然，汽車(chē)型號眾多，從經(jīng)濟型到標準型，還有豪華型。因此，根據汽車(chē)的類(lèi)型，車(chē)內電子設備也有不同。而且，認識到PLD的可重編程能力和靈活性?xún)?yōu)點(diǎn)，汽車(chē)設計師可以在同樣的平臺上提供從標準到豪華的不同特性組合。這也可以解釋為什么通常不考慮使用專(zhuān)用集成電路(ASIC)，盡管ASIC在大批量時(shí)具有成本更低的優(yōu)勢。實(shí)際上，高昂的NRE成本以及ASIC橋接的不靈活性使得ASIC被從可行的解決方案中排除出去。

橋接功能
微處理器或微控制器是汽車(chē)電子系統的核心?，F場(chǎng)可編程門(mén)陣列(FPGA)PLD器件是實(shí)現不同汽車(chē)總線(xiàn)標準與微處理器或微控制器接口橋接的極好選擇。下面兩個(gè)例子能夠以低成本靈活地實(shí)現兩種流行的汽車(chē)總線(xiàn)協(xié)議(LIN和MOST)與微處理器或微控制器接口之間的功能橋接。這些應用成功的關(guān)鍵是FPGA的靈活架構和可重編程能力使得可容易地實(shí)現與多種微處理器或微控制器的接口，從而為設計人員提供最大的靈活性。要實(shí)現新的要求，或者對現有設計進(jìn)行修改，不需要更改元器件，只需要簡(jiǎn)單地對FPGA進(jìn)行重新編程就可以了。
現在已經(jīng)有針對汽車(chē)總線(xiàn)標準(如LIN和CAN)的知識產(chǎn)權(IP)內核。LIN是一種低成本單線(xiàn)(12V總線(xiàn))串行通信協(xié)議，基于通用串行通信接口(UART)數據格式和旨在滿(mǎn)足汽車(chē)中分布式電子系統應用要求的單主控設備/多從屬設備概念。這一低成本網(wǎng)絡(luò )系統旨在連接通信要求相對較低的分布式結點(diǎn)，而不是要代替CAN等高性能網(wǎng)絡(luò )。LIN主要針對使用智能傳感器、調節器或照明設備的汽車(chē)應用。這些單元可容易地連接到汽車(chē)網(wǎng)絡(luò )供所有其它類(lèi)型的診斷和服務(wù)訪(fǎng)問(wèn)使用。
LIN總線(xiàn)的一個(gè)特點(diǎn)是其同步機制，允許從屬結點(diǎn)(slave node)不需要額外的石英或陶瓷振蕩器就可以恢復時(shí)鐘。線(xiàn)路驅動(dòng)器和接收器的技術(shù)規格符合ISO 9141單線(xiàn)標準，并且進(jìn)行了額外的增強。最大的傳輸速率為20 kbit/s，這一限制源于EMI考慮以及時(shí)鐘同步機制。
一個(gè)LIN網(wǎng)絡(luò )包括一個(gè)主控結點(diǎn)和一個(gè)或多個(gè)從屬結點(diǎn)。所有結點(diǎn)都執行包括發(fā)送和接收任務(wù)在內的從屬通信任務(wù)，而主結點(diǎn)則還包括主控發(fā)送任務(wù)?；顒?dòng)LIN網(wǎng)絡(luò )中的通信總是由主控任務(wù)發(fā)起——主控任務(wù)發(fā)送一個(gè)包括同步中斷、同步字節和消息標識符組成的消息頭。
同一時(shí)間始終只有一個(gè)從屬任務(wù)接收并過(guò)濾標識符，該從屬任務(wù)負責發(fā)送消息響應。響應包括兩個(gè)、四個(gè)或八個(gè)數據字節以及一個(gè)校驗字節。消息頭及響應部分構成一個(gè)消息幀。
時(shí)鐘同步、UART通信的簡(jiǎn)單性以及使用單線(xiàn)介質(zhì)是LIN高成本效率的主要原因。實(shí)現低成本、低速度的LIN需要的FPGA資源不多——大約只需要500個(gè)LUT和42個(gè)I/O。因此，低成本FPGA器件非常適于實(shí)現LIN標準，同時(shí)還提供了與微處理器或微控制器接口的靈活性。
MOST技術(shù)提供了一種連接簡(jiǎn)單多媒體設備的低資源消耗、低成本網(wǎng)絡(luò )接口。MOST既可支持低智能設備，也可支持需要高級控制和多媒體功能的基于DSP的復雜設備。其設計原理使總體汽車(chē)通信系統的靈活性達到最大。在同層次上來(lái)看，MOST是一種基于同步數據通信的通用高性能低成本的多媒體光纖網(wǎng)絡(luò )技術(shù)。對于汽車(chē)中的模擬音頻網(wǎng)關(guān)、模擬視頻接口、數字視頻顯示接口、導航和通信等多媒體應用，MOST非常理想。MOST標準有多個(gè)不同的層，如物理層(PHY)、數據收發(fā)鏈路層、傳輸層、會(huì )話(huà)層以及其它層，可以支持從數Kbps至24.8 Mbps的廣泛應用。
MOST是一種同步網(wǎng)絡(luò )。時(shí)鐘由一個(gè)定時(shí)主控器提供，所有其它設備操作都同步到這一時(shí)鐘。這一技術(shù)避免了采用緩沖和采樣速率轉換，因此可以連接非常簡(jiǎn)單和便宜的設備。其實(shí)質(zhì)類(lèi)似于交換式電話(huà)網(wǎng)絡(luò )。MOST技術(shù)定義了數據通道和控制通道?？刂仆ǖ烙脕?lái)確定發(fā)送方和接收方使用的是哪個(gè)數據通道。連接一旦建立，數據可連續傳輸，不需要處理額外的數據包信息。對于流式數據傳輸來(lái)說(shuō)，這是一種最優(yōu)的機制。
MOST網(wǎng)絡(luò )的主要優(yōu)點(diǎn)包括：易用、實(shí)現成本低、適用范圍廣、可提供同步和異步帶寬、靈活性大并且符合消費和個(gè)人計算機行業(yè)的要求。

降低成本
利用FPGA內在的靈活性和可重編程能力，可以在單個(gè)平臺上實(shí)現不同汽車(chē)總線(xiàn)標準與微處理器或微控制器接口的橋接，從而大大簡(jiǎn)化了橋接工作，并使汽車(chē)生產(chǎn)商能夠利用同一FPGA器件滿(mǎn)足不同級別汽車(chē)(從經(jīng)濟型到豪華型)對電子單元的不同要求。這樣即簡(jiǎn)化了庫存管理又可提供批量?jì)r(jià)格優(yōu)惠，從而進(jìn)一步降低開(kāi)發(fā)、生產(chǎn)、服務(wù)和物流方面的成本。
FPGA所帶來(lái)的成本節約優(yōu)勢還一直延續到汽車(chē)的整個(gè)生命周期過(guò)程中。通過(guò)重新編程或重新配置，FPGA不需要支付額外的工程成本(采用ASIC時(shí)這是不可避免的)即可滿(mǎn)足升級要求。進(jìn)一步，一些FPGA制造商還提供封裝兼容情況下的密度升級能力，即在原來(lái)的PCB設計不變的情況下提供更多的邏輯容量，從而在系統要求劇烈變化時(shí)延長(cháng)電子平臺的壽命。
這些能力和優(yōu)點(diǎn)不僅使FPGA器件對于設計人員更具吸引力，同時(shí)還允許他們更為自由地選擇微處理器或微控制器。在設計中使用FPGA，設計人員就可根據需要選擇成本優(yōu)化的微處理器或微控制器，或者選擇功能更豐富的產(chǎn)品。這一靈活性可直接降低汽車(chē)電子組件的總體解決方案成本。
LatticeECP和LatticeEC FPGA器件還提供了一項獨特的成本節約特性，支持標準SPI存儲器配置。傳統上，基于SRAM的FPGA需要使用FPGA供應商提供的價(jià)格較高的專(zhuān)用非易失性boot PROM。這些PROM在整個(gè)FPGA解決方案成本中占了35%以上。與此對比，低成本業(yè)界標準的SPI存儲器對于大批量應用非常理想。SPI存儲器配置時(shí)間快、成本低并且占用的PCB空間更小。 ■