pcb layout 基本規則

1.CLK(包括DDR-CLK)
基本走線(xiàn)要求:
　　1. clk 部分不可過(guò)其它線(xiàn), Via 不超過(guò)兩個(gè).
　　2. 不可跨切割,零件兩Pad 間不能穿線(xiàn).
　　3. Crystal 正面不可過(guò)線(xiàn),反面盡量不過(guò)線(xiàn)..
　　4. Differential Pair 用最小間距平行走線(xiàn).且同層
　　5 clk 與高速信號線(xiàn)(1394,usb 等)間距要大于50mil.
2. VGA:
基本走線(xiàn)要求:
　　1. RED、GREEN、BLUE 必須繞在一起，視情況包GND. R.G.B 不要跨切割。
　　2 HSYNC、VSYNC 必須繞在一起, 視情況包GND.
3. LAN:
基本走線(xiàn)要求
　　1. 同一組線(xiàn)，必須繞在一起。
　　2 Net: RX，TX：必須differential pair 繞線(xiàn)
4.1394:
基本走線(xiàn)要求:
　　1. Differential pair 繞線(xiàn),同層,平行,不要跨切割.
　　2. 同一組線(xiàn)，必須繞在一起。
　　3 與高速信號線(xiàn)間距不小于50mil
5. USB:
基本走線(xiàn)要求:
　　1 Differential pair 繞線(xiàn),同層,平行,不要跨切割.
　　2 同一組線(xiàn)，必須繞在一起
6. CPU-NB (AGTL):
基本走線(xiàn)要求:
　　1. 同組同層或同組不同層走線(xiàn),繞線(xiàn)須同組繞在一起
　　2. 繞線(xiàn)時(shí),同一NET 間距不小于四倍線(xiàn)寛
　　3. NET 長(cháng)度要加入CPU & NB 的包裝長(cháng)度.
　　4. STB N/P(+/-) Differential Pair 繞線(xiàn)
　　5 VIA 類(lèi)型為VIA26
7. CPU-SB:
基本走線(xiàn)要求:
　　1. 同一組線(xiàn)，必須繞在一起.
　　2 pull up 電阻，必須靠近 CPU
8. NB-DDR:
基本走線(xiàn)要求:
　　1.阻尼電阻和終端電阻(排阻)NET: MD & MA & DQS & DQM 不能共享.
　　2.同組同層走線(xiàn),采用四倍間距繞線(xiàn).
9. NB-AGP:
基本走線(xiàn)要求:
　　1.同組同層或同組不同層走線(xiàn),繞線(xiàn)須同組繞在一起
　　2.繞線(xiàn)時(shí),同一NET 間距不小于四倍線(xiàn)寛
　　3.STB +/- Differential Pair 繞線(xiàn).
　　4 在constraint area 盡量按guide lauout .
10. NB-SB:
基本走線(xiàn)要求:
　　1 走在一起,不要跨切割線(xiàn).
　　2.繞線(xiàn)時(shí),同一NET 間距不小于四倍線(xiàn)寛
11. IDE:
基本走線(xiàn)要求:
　　1.同組同層,繞線(xiàn)須同組繞在一起.
　　2.繞線(xiàn)時(shí),同一NET 間距不小于四倍線(xiàn)寛
12. PCI:
基本走線(xiàn)要求:
　　1PAD 與PAD 之間最多過(guò)三根線(xiàn)
　　2 電阻,電容盡量擺放整齊.
13. CNR:
基本走線(xiàn)要求:
　　1.走在一起.
14. POWER:
基本走線(xiàn)要求:
　　1 一般用30 : 5 走線(xiàn),線(xiàn)寬40MIL 以上時(shí)間距不小于10MIL,VIA 為VIA40, (或打2個(gè)VIA24)
15. OTHER:
基本走線(xiàn)要求:
　　1. 所有IO 線(xiàn)不可跨層。
　　2. COM1,COM2,PRINT(LPT),GAME 同組走在一起。
　　3 COM1、COM2 先經(jīng)過(guò)電容、再拉線(xiàn)出去。
16.加測試點(diǎn):
　　1. 測試以100%為目標至少要加到98%以上.
　　2. pin to pin 間距最好為75mil 最低不小于50mil.
　　3. 測試點(diǎn)pad 最小為27mil,盡量使用35mil.
　　4. 單面測試點(diǎn)距同層零件外框的間距大于50MIL.
　　5. CPU 插座包括ZERO 拉桿,內部不可以放置Top Side Test Point
　　6. clk 前端不用加測試點(diǎn).后端可將via 換成test_via.(須客戶(hù)認同)
　　7. 不可影響Differential Pairs 繞線(xiàn)。
17. 修改DRC:
　　1. 完成DRC 檢查,內層檢查,未連接PIN 的檢查.
　　2 所有net,不可短路.不可有多余的線(xiàn)段.
18. 敷銅箔.:
需要敷銅箔的零件,net 應正確敷銅箔.
19. 擺放文字面:
　　1. 文字面由左而右、由上而下標示, 方向一致.
　　2. 零件標示,距離零件越近越好
　　3. 正確擺放零件腳位,極性標示.
　　4. 零件符號是否標示。
CN、JP：腳位標示(注意方向) 。
零件極性：※電容：＋ ※晶體：G、D、S ※二極管：A、K5 刪除多余線(xiàn)段、標示