抖動(dòng)測量的DSP實(shí)現

近年來(lái)，抖動(dòng)(Jitter)已經(jīng)成為通信工程師非常重視的信號特征。在數字系統中，時(shí)鐘頻率正在變得越來(lái)越高。隨著(zhù)速度的升級，在上升沿或是下降沿哪怕是微小的變化也變得越來(lái)越重要。因為時(shí)鐘或數據的抖動(dòng)會(huì )影響到數據的完整性、建立時(shí)間和保持時(shí)間。并且在考慮信號速率與傳輸距離之間的折中時(shí)，抖動(dòng)也成為必須考慮的因素。

抖動(dòng)會(huì )使數字電路的傳輸性能惡化，由于信號上升沿或是下降沿在時(shí)間軸上的正確位置被取代，在數據再生的時(shí)候，數據比特流中就會(huì )引入錯誤。在合并了緩沖存儲器和相位比較器的數字儀表中，由于數據溢出或是損耗，錯誤就會(huì )引入到數字信號中。此外，在數模變換電路中，時(shí)鐘信號的相位調制會(huì )使恢復出的采樣信號惡化，這在傳輸編碼的寬帶信號時(shí)會(huì )造成問(wèn)題。

抖動(dòng)分為系統抖動(dòng)和隨機抖動(dòng)。

（1）系統抖動(dòng)是在信號再生電路時(shí)間上不準，或是碼間串擾，或是在幅頻轉換中的不準確的電纜均衡造成的。系統抖動(dòng)取決于系統的性能。

（2）隨機抖動(dòng)來(lái)源于內部或是外部的干擾信號，如噪聲、串擾、反射等。隨機抖動(dòng)與傳輸信號的系統無(wú)關(guān)。

系統抖動(dòng)與不同的脈沖再生電路的脈沖的模式有關(guān)，會(huì )連續地積累。隨機抖動(dòng)則與脈沖再生電路的脈沖模式無(wú)關(guān)，而且也不會(huì )連續地積累；在大多數低速率的數字系統中，系統抖動(dòng)占主導地位；而在高速系統中，隨機抖動(dòng)變得越來(lái)越重要，甚至會(huì )占據主導地位。

干擾性的抖動(dòng)可以利用信號再生電路或是利用“去抖動(dòng)”電路來(lái)減弱其影響。這種“去抖動(dòng)”電路包括了一個(gè)帶有窄帶相位平滑電路的信號緩沖器。信號再生電路只能將抖動(dòng)頻率高于時(shí)鐘再生電路的截止頻率的抖動(dòng)成分減小，而低頻的抖動(dòng)成分則仍然會(huì )出現在輸出信號或是信號再生電路中。在這種情況下，抖動(dòng)被傳輸到輸出信號中，信號再生電路此時(shí)就象是一個(gè)低通濾波器。

傳統的抖動(dòng)測量采用模擬測試的方法。圖1給出了傳統模擬測量方法的原理框圖，它是將數據信號與基準時(shí)鐘信號相比較，使用相位探測器的平均輸出。模擬測量方法帶來(lái)了很多問(wèn)題，這都是因為相位探測器將相位表達成一個(gè)模擬電壓引起的。

以下是用模擬方法測試抖動(dòng)的缺點(diǎn)：

* 時(shí)鐘恢復限制了抖動(dòng)測量的帶寬；

* 時(shí)間恢復由于自由運行頻率的偏移引入了抖動(dòng)噪聲；

* 大動(dòng)態(tài)范圍要求大頻率分割，導致產(chǎn)生了超出相位探測器范圍的低頻脈沖，進(jìn)一步限制了測量的帶寬；

* 模擬電壓受制于由噪聲和寄生電容產(chǎn)生的負面影響；

* 模擬電壓的范圍受制于電源電壓的范圍；

* 基準恢復由于其帶寬小獲得鎖相很慢。

隨著(zhù)DSP技術(shù)、ADC應用技術(shù)和ASIC技術(shù)的發(fā)展，抖動(dòng)分析跟隨著(zhù)科技從模擬到數字的轉變進(jìn)程，發(fā)展了基于數字分析的抖動(dòng)測量方法?；跀底值亩秳?dòng)分析方法有先進(jìn)得多的特性，能使工程師們?yōu)橄乱淮O計的測試和分析作更充分的準備。

下面圖2給出了基于數字分析的抖動(dòng)測量方法的原理框圖。這里的目標是將每個(gè)NRZ沿用二進(jìn)制數作時(shí)間標記，其中計數器最低位（LSB）權值就是時(shí)間間隔分辨率。時(shí)間間隔計數器完成時(shí)間標記功能，通過(guò)數字處理標記出抖動(dòng)大小，再經(jīng)過(guò)數字濾波器提供抖動(dòng)測量所需的高通和低通濾波。在濾波過(guò)程中，可實(shí)現分辨率中兩個(gè)最佳位。抖動(dòng)得到進(jìn)一步的處理以檢測峰峰值、真有效值或其它參數，比如頻譜容量。

數字化的抖動(dòng)測量有以下幾個(gè)優(yōu)點(diǎn)：

* 具有更寬的帶寬和更低的噪聲，因為它不需要時(shí)鐘恢復。

* 具有更寬的帶寬和更光滑的頻率響應，因為數字相位探測器將每個(gè)NRZ沿以時(shí)間標記(不需要對模擬脈沖作平均處理）。

* 具有更低的抖動(dòng)噪聲，因為數字時(shí)間標記不受噪聲的影響。

* 增益誤差率只有0.01%，因為信號處理是完全數字化的。

* 動(dòng)態(tài)范圍超過(guò)4000UIp-p，同時(shí)保持0.01UI的分辨率。

* 測量時(shí)沒(méi)有延時(shí)，因為不使用鎖相環(huán)信號去獲取時(shí)鐘。

數字式抖動(dòng)測試儀的基本要求是完成對2.048MHz的鎖相時(shí)鐘進(jìn)行相位抖動(dòng)測試，具體要求按ITU-TG.823建議執行。設計方案采用數字方法測試抖動(dòng)。數字抖動(dòng)測試方法中關(guān)鍵的就是計數器的設計，本設計選用的計數器的計數時(shí)鐘頻率為100MHz。但是為了保證測試抖動(dòng)的精度要求，對于100MHz記數產(chǎn)生的誤差信號，專(zhuān)門(mén)設計了誤差脈沖展寬電路，以提高測試精度。圖3給出了數字式抖動(dòng)測試儀的功能框圖。

研制的抖動(dòng)測試儀主要包括以下模塊：時(shí)鐘記數、脈沖展寬、數據存儲、數據處理。其中除了脈沖展寬模塊是模擬電路外，其余的3個(gè)模塊都是數字電路，所以該設計是一種數字與模擬的混合電路。在設計中，考慮到算法的復雜性和靈活性，開(kāi)發(fā)時(shí)間的緊迫性以及系統的要求，選用了德州儀器(TI)的TMS320F206。

TMS320F206是德州儀器公司用靜態(tài)CMOS技術(shù)集成的DSP芯片，屬于TMS320C2000系列。這是一種低功耗器件，采用了改進(jìn)的哈佛結構，有1條程序總線(xiàn)和3條數據總線(xiàn)，有高度并行性的算術(shù)邏輯單元ALU、專(zhuān)用硬件邏輯、片內存儲器、片內外設和高度專(zhuān)業(yè)化的指令集，從而使該芯片速度高、操作靈活。TMS320F206有224K的尋址能力、3個(gè)外部中斷、1個(gè)同步串口和一個(gè)異步串口，最高時(shí)鐘為40MHz。由于每秒需處理數據2Mbit，每個(gè)符號采樣兩次，所以實(shí)際數據速度是4Mbps。通過(guò)其算法來(lái)估計其運算量，40MIPS的處理能力完全可以滿(mǎn)足其要求。在設計中使用了1個(gè)外部中斷，一個(gè)異步串口。異步串口和PC機的串口相連接，將DSP計算結果送回到PC機顯示。

該模塊主要作用有以下幾個(gè)：

①對二分頻后的2MHz時(shí)鐘信號用100MHz 的時(shí)鐘進(jìn)行記數；

②用100MHz時(shí)鐘對2MHz信號記數，產(chǎn)生誤差脈沖；

③對展寬后的誤差脈沖用100MHz的時(shí)鐘進(jìn)行記數；

④產(chǎn)生與數據存儲模塊接口的寫(xiě)時(shí)鐘和寫(xiě)使能信號；

⑤將2MHz的記數值和展寬的誤差脈沖記數值通過(guò)一路8位的數據總線(xiàn)分時(shí)輸出。

此模塊的設計主要是用一塊XILINX公司的CPLD XC95108來(lái)完成的。

脈沖展寬模塊是為了提高測試抖動(dòng)的精度，這是本設計中非常關(guān)鍵的一個(gè)模塊。本設計測試抖動(dòng)其實(shí)就是精確地測試出每個(gè)周期的時(shí)間，只有測試的時(shí)間精度提高，最終測試抖動(dòng)才能達到要求的精度。若無(wú)脈沖展寬電路，僅用100MHz的時(shí)鐘記數的話(huà)，則單個(gè)周期的測時(shí)的最大誤差將會(huì )是20ns，這樣根本無(wú)法滿(mǎn)足抖動(dòng)測試的精度要求。

為了測出小于度量單位的一個(gè)物理量的值，我們很容易地想到只要將該物理量放大一個(gè)固定的倍數后，使該放大后的物理量可測，此時(shí)只要測出該物理量后除以該放大倍數，即可得到原先的物理量的值。該模塊的設計就利用了這樣的思路。具體是利用LM234產(chǎn)生兩個(gè)恒流源，分別做為一個(gè)電容的充電電流和放電電流。利用充放電電流的不同產(chǎn)生斜率不同的充放電曲線(xiàn)，再與一參考電壓進(jìn)行比較，即可得到一展寬的脈沖。具體的脈沖展寬電路是用兩個(gè)三級管完成充放電工作和比較電路。三級管的型號是2SC3357，2SC3357是高頻三級管，其工作頻率可達到2GHz。選用高頻三級管對此設計相當重要，因為要測的誤差脈沖其時(shí)間只有幾個(gè)ns。

數據存儲模塊主要是作為時(shí)鐘記數模塊所記數據的緩沖器，在時(shí)鐘記數模塊和數據處理模塊之間充當接口。正如前面所介紹的，選用了一片先進(jìn)先出(FIFO)芯片，型號是IDT72230。此型號的FIFO具有2K×8的存儲空間。在FIFO的數據全滿(mǎn)后，由IDT72230的FF(全滿(mǎn)標志引腳）向數據處理模塊發(fā)送中斷請求信號。而數據處理模塊中的DSP會(huì )從FIFO中將這2K數據讀出來(lái)。

數據處理模塊以DSP為核心,來(lái)對記數器記得的值進(jìn)行處理，最終算得Jitter的值。DSP中用到了中斷口IT1，當FIFO滿(mǎn)時(shí)，從FIFO中讀出2K個(gè)數據。而DSP與外部的通信則用的是異步串口。

由于系統工作于較高的頻率，計數器為100MHz，DSP為40MHz，DSP的外圍設備一般為20MHz，最高為40MHz，因而在系統設計中，必須注意高頻影響。

在布線(xiàn)時(shí)，特意把數據和地址成組布線(xiàn)，以降低對其它信號的影響。對一些關(guān)鍵的控制線(xiàn)，如存儲器讀寫(xiě)信號和FIFO讀寫(xiě)信號，在其兩邊都加上了地線(xiàn)保護。特別是FIFO的讀寫(xiě)信號，由于其對干擾特別敏感。對一些較長(cháng)的引線(xiàn)，可串接一個(gè)30Ω的小電阻或加終端匹配以減小反射。

在軟件設計中，采用Ｃ語(yǔ)言和匯編語(yǔ)言混合編程。具體的編程方法可查閱DSP的手冊。TI公司還提供了一個(gè)運行庫(RuntimeLib）。用TI公司的JATG調試器進(jìn)行調試時(shí)，在DSP程序中調用運行庫的函數，可以打開(kāi)PC機上的文件獲取數據，或將DSP的數據傳入PC機并存入文件，或通過(guò)PC機鍵盤(pán)向DSP傳遞信息和發(fā)送命令，從而為調試帶來(lái)了極大的方便。

由于在本設計中采用了DSP技術(shù)，使得開(kāi)發(fā)的周期大為縮減，系統的靈活性也大大增強。隨著(zhù)數字處理芯片(DSP)處理速度的加快，外圍通訊能力的加強，以及數字信號處理的實(shí)時(shí)性的需要，其應用范圍必將越來(lái)越廣泛?！?/font>