TMS320C6678處理器的VLFFT演示

　　簡(jiǎn)介

　　本白皮書(shū)探討了TMS320C6678處理器的VLFFT演示。通過(guò)內置8個(gè)固定和浮點(diǎn)DSP內核的TMS320C6678處理器來(lái)執行16K-1024K的一維單精度浮點(diǎn)FFT算法樣本，檢測其分別在采用1,2,4或8核時(shí)各自的運行時(shí)間。演示的結果證明了C66X DSP內核的優(yōu)異性能，以及TMS320C6678處理器跨多核平行化執行性能與內核數量成正比的特性。本文的演示采用FFT算法，該算法在諸如醫學(xué)成像、通信、軍事和商業(yè)雷達以及電子戰(干擾器、抗干擾器)等領(lǐng)域中被頻繁應用。本文演示結果顯示，在運行速率為1 GHz，DSP內核為8個(gè)時(shí)，用TMS320C6678處理器執行1024K的FFT算法樣本只需要6.4毫秒。

　　TMS320C6678 SoC

　　TMS320C6678處理器具有8個(gè)DSP內核，是基于TI的C66x 固定和浮點(diǎn)DSP內核以及 TI享有多核權利的創(chuàng )新型KeyStone構架創(chuàng )建的。它運行速度最高可達1.25GHz，在這個(gè)速度下它可以進(jìn)行每秒160千兆次浮點(diǎn)運算，而且通常情況下消耗的電能不到10w。TMS320C6678處理器的特色是它每一個(gè)DSP內核都有512KB的 L2內存;此外，8MB的芯片內存中有4MB的共享內存，并且這兩個(gè)內存都有糾錯碼。它的DDR3界面是64位的，有8位糾錯碼，運行速度可以高達每秒1600兆比特，同時(shí)支持高達8GB的外部存儲器數據存取。此外，TMS320C6678的配套外設包括PCle、Serial RapidIO® 、Gigabit Ethernet以及TI的HyperLink界面，這個(gè)界面在連接到TI的其他DSP，ARM， ARM+DSP處理器以及第三方的FPGA時(shí)可以提供高達50Gbps的連接速度。

　　在本文的VLFFT演示中，TMS320C6678處理器運行速度為1GHz，DDR3界面傳輸速度為1333MHz。

　　圖一：TMS320C6678框圖

　　VLFFT演示

　　由于VLFFT算法要求將輸入的數據存放在處理器的外部存儲器當中，在本演示過(guò)程中，數據通過(guò)DSP內核存取、分配和處理，最后將結果輸出到外部存儲器中。同時(shí)，在整個(gè)過(guò)程中始終保持循環(huán)計數和時(shí)間測量。演示時(shí)，為T(mén)MS320C6678處理器配置不同數量的內核(1,2,4或8個(gè))來(lái)計算當FFT大小不同時(shí)的結果，這些FFT規格包括：

　　• 16K

　　• 32K

　　• 64K

　　• 128K

　　• 156K

　　• 512K

　　• 1024K

　　在演示過(guò)程中，通過(guò)將計算負載分布到多個(gè)核和完全充分利用C66X DSP內核高性能計算能力的方法來(lái)確保執行FFT達到最大性能。同時(shí)運用基礎時(shí)間抽取算法將一維VLFFT算法用類(lèi)似的二維FFT算法來(lái)表達。這種方法是在遇到非常大的數據N時(shí)，分解成N=N1*N2的形式。在本演示過(guò)程中，如果一維輸入數組非常大，就采用N1行*N2列的二維數組來(lái)表示，然后通過(guò)以下步驟來(lái)計算FFT：

　　1. 計算N2列數組在N1行數組中不同大小時(shí)的FFT;

　　2. 乘以旋轉因子;

　　3. 存儲N2 列在N1行不同大小時(shí)FFT算法的結果，形成一個(gè)N2*N1的二維數組;

　　4. 計算N1行數組在N2列數組中不同大小時(shí)的FFT;

　　5. 存儲列方向上的數據形成N2*N1二維數組。

　　這個(gè)算法被Takahashi稱(chēng)為Hitachi SR8000的高性能平行FFT算法。

　　在執行多核算法時(shí)，第一步是計算N2列(核的數量)在N1行規格下的FFT算法，第四步是計算N1行(核的數量)在N2列規格下的FFT算法。0核是主核，負責與所有剩下的附屬核同步。根據N1數組和N2數組的大小，每一個(gè)內核計算出來(lái)的FFT總數都被分成幾個(gè)較小的模塊以適應每個(gè)核L2 SRAM內存的空間。每一組數據都通過(guò)外部存儲器中的DMA 預取到L2 SRAM內存中，然后通過(guò)DDR將數據返回到外部存儲器中。每個(gè)核都運用2個(gè)DMA通道在外部存儲器(DDR3)和內部存儲器(L2 SRAM)中轉化輸入和輸出的數據。

　　結果

　　下頁(yè)圖表1展示了TMS320C6678評估版(TMDSEVM6678LE)分別在一個(gè)DSP周期和一個(gè)毫秒單位時(shí)間內運行FFT代碼的結果。在理想狀態(tài)下，當用于計算的內核數量增加一倍，循環(huán)計數就會(huì )減少一半。但在現實(shí)中，由于存在信息運行的天花板，同時(shí)受限于內存大小和信息寬度(內部存儲器)，這種情況很難實(shí)現。在這種情況下，當用雙核取代單核時(shí)，運行FFT的時(shí)間平均減少了49.3 %，基本達到了理想的周期數的一半。當用四核替代一核時(shí)，運行FFT的時(shí)間平均減少了72.5%，而采用八核時(shí)平均運行時(shí)間則減少了81.6%。

　　表格一：FFT分別在1/2/4/8DSP核時(shí)周期及毫秒的結果

　　由此我們可以看出，無(wú)論是雙核還是四核，隨著(zhù)FFT的大小從16k增加到256k，運行時(shí)間減少的幅度也越來(lái)越大，而采用八核時(shí)運行時(shí)間減少的幅度更加劇烈。這是因為對于較小的FFT，核數越多，并行代碼相對于額外增加核數來(lái)提高性能的代價(jià)要小很多。以前256KB的FFT，在提高性能方面的效果并不太理想，在雙核時(shí)只能提高2倍，四核時(shí)也只有4倍，而在八核時(shí)反而會(huì )降低其性能。這是由于八核處理數據的速度遠高于外部存儲器傳輸數據的速度，從而使其存儲空間到達上限導致的。在本演示中，計算一個(gè)大小為1024k的FFT，即一百萬(wàn)點(diǎn)的FFT，在采用8個(gè)DSP內核，運行速率為1GHz時(shí)，運行時(shí)間僅6.4毫秒。

　　圖二：?jiǎn)魏伺c多核在性能上的提升

　　結論

　　綜上所述，用TI的TMS320C6678處理器來(lái)執行一個(gè)百萬(wàn)點(diǎn)的FFT，在1GHz的工作頻率下，8核同時(shí)運行所需時(shí)間僅需6.4毫秒。如此高速的DSP內核完全足以用來(lái)執行某些應用的實(shí)時(shí)運算，比如雷達、電子戰爭和醫學(xué)繪圖等。如果用最大速度1.25GHz來(lái)運行TMS320C6678處理器，同時(shí)采用更高帶寬的DDR3和1600MTPS的話(huà)，執行運算所需時(shí)間會(huì )更短。