基于DSP的彈載嵌入式系統設計

摘要：基于實(shí)現目標探測識別以及高精度目標信息測量等復雜處理算法的目的，采用單片多核DSP TMS320C6678構成彈載高速多任務(wù)實(shí)時(shí)嵌入式處理平臺，通過(guò)數據流處理模式的并行軟件設計方法，將系統處理任務(wù)均衡分配到各處理器內核，以實(shí)現實(shí)時(shí)并行處理，提升彈栽信息處理系統的功能和性能。開(kāi)展基于多核處理器的并行軟件研制、充分發(fā)揮多核處理能力將成為彈栽嵌入式系統軟件設計的新課題。

關(guān)鍵詞：多核處理器;并行處理;彈載嵌入式系統;數據流模式;并行軟件設計

彈載信息處理系統是一種實(shí)時(shí)嵌入式數字處理系統，用于對彈載導引系統接收信號進(jìn)行分析處理，實(shí)現對目標信號的檢測、截獲和跟蹤以及目標信息的提取，是彈載雷達導引系統的關(guān)鍵組成部分。隨著(zhù)軍事技術(shù)的發(fā)展，未來(lái)空戰面臨著(zhù)越來(lái)越嚴酷的戰場(chǎng)環(huán)境，對于彈載雷達導引系統的探測能力以及反隱身、抗干擾等性能提出了更高的要求。為此需要采用復雜處理算法，如數字波束形成、空時(shí)自適應處理技術(shù)、雜波抑制、低信噪比信號檢測和識別、超分辨等，提高系統目標探測和抗干擾能力。數據處理復雜度越來(lái)越大、實(shí)時(shí)性要求越來(lái)越高，同時(shí)彈載應用環(huán)境對系統功耗、尺寸又有著(zhù)嚴格的限制，因此需要運算速度更快、容量更大、功耗更低的數字處理平臺來(lái)實(shí)現這些功能需求?；趩魏?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/DSP">DSP的信號處理實(shí)現方式難以適應大運算量實(shí)時(shí)處理的新需求，傳統的DSP互聯(lián)技術(shù)是將多個(gè)單核DSP用高速接口連接在一起，但是這樣的系統架構會(huì )帶來(lái)功耗和尺寸方面的問(wèn)題。采用基于單片異構多核處理器的信號處理平臺成為發(fā)展趨勢，以實(shí)現高速實(shí)時(shí)并行處理平臺的小型化、低功耗設計，顯著(zhù)提高彈載信息處理系統的信號與信息處理能力。

1 多核處理器TMS320C6678性能

單核DSP其性能通常由時(shí)鐘頻率來(lái)評價(jià)，然而DSP的時(shí)鐘頻率并不能做到直線(xiàn)上升，單片單核結構受限于速度極限，很難再有更大發(fā)展空間;隨著(zhù)應用系統復雜性持續增加，只通過(guò)提高時(shí)鐘頻率來(lái)增強處理性能達到了極限。單片多核的結構將成為DSP發(fā)展的主流，應用單片多核處理器，將顯著(zhù)提升彈載雷達信息處理系統性能，并能實(shí)現彈載雷達信息處理平臺更進(jìn)一步的小型化。

多核DSP是近年來(lái)針對高性能嵌入式應用而出現的一類(lèi)多核微處理器(MultiCore MicroProcessor)。相比傳統的單核處理器，多核處理器在提高并行處理能力的同時(shí)配置了更高的存儲帶寬和更靈活的存儲結構。TMS320C6678是TI公司的最新型的KeyStone架構多核DSP，該DSP集成了8個(gè)DSP內核，每個(gè)內核頻率可達1.25 GHz;定點(diǎn)運算能力為320 GMAC，浮點(diǎn)運算能力可達160 GFLOPS，運算能力比現在主流的DSP(如TS1 01)有大幅提高(TS101的內核時(shí)鐘是300MHz，浮點(diǎn)運算能力為1 800 MFLOPS)，充分體現并行處理的理念。每個(gè)DSP內核配置32 kb的一級局部程序緩存器、32 kb的一級局部數據緩存器和512 kb的二級局部緩存器。TMS320C6678的功能原理圖如圖1所示。

基于KeyStone體系架構，能夠確保多核DSP的每一個(gè)內核發(fā)揮全面的處理功能，TMS320C6678除了具有多DSP內核導致的運算處理能力提高，還提供了豐富的對外通信接口以及存儲單元的支持，增強了處理器對外高速數據交換的吞吐能力。Keystone多核架構為RISC和DSP內核以及專(zhuān)用協(xié)處理器和I/O的集成提供了一種高性能的系統結構，Keystone架構能夠在處理器內核、外部設備、協(xié)處理器和I/O之間建立無(wú)阻塞數據傳輸，這主要基于多核導航器(Multicore Navigator)、TeraNet、多核共享存儲區控制器(Multicore Shared Memory Controller，)和超鏈接總線(xiàn)(HyperLink)。超鏈接總線(xiàn)和高速輸入輸出接口實(shí)現DSP與外界信息傳輸，TeraNet總線(xiàn)結構(速度為2Tbps)把所有組成部分有機聯(lián)系在一起，包括作為主要處理單元的多個(gè)內核以及通信協(xié)議處理器和數據信息包傳輸協(xié)處理器，能實(shí)現快速無(wú)沖突的內部數據傳送。

多核共享存儲控制器(MSMC)配有DSP內核共享的4 MBSRAM存儲器，對共享存儲器存取和信息包傳輸能夠并發(fā)進(jìn)行;為了實(shí)現對外部存儲器快速存取，提供了速度為1 600 MHz的64位DDR3接口，尋址存儲空間可達到8 GB。多核導航器配置控制8192個(gè)多用途硬件隊列的隊列管理器，建立基于DMA的零開(kāi)銷(xiāo)信息包傳送通道，當需要并行處理的多任務(wù)被分配到隊列中，多核導航器通過(guò)將任務(wù)引導到適當的可用硬件來(lái)實(shí)現任務(wù)的加速派遣。網(wǎng)絡(luò )協(xié)處理器支持信息包傳送加速和安全加速引擎，增強了與上位機的通信功能。TMS320C6678提供豐富的高速外設接口：四路串行高速I(mǎi)O(SRIO)，每路傳輸速度最高可達到5 GBaud;兩通道PCIe—II傳輸，每通道速度最高可達5 GBaud;超鏈接總線(xiàn)(HyperLink)支持與其他具有KeyStone架構的器件互連，傳輸速度可達到50 GBaud;16位擴展存儲器接口，支持256 MBNAND Flash和16 MB NOR Flash，支持異步SRAM容量可達到1 MB;以及16個(gè)GBIO接口等，諸多高速的外部接口可以保證多通道高采樣率的大量數據實(shí)時(shí)進(jìn)入DSP內核進(jìn)行處理。另外，TM S320C6678具備動(dòng)態(tài)電源監測和SmartReflex電源管理技術(shù)，能夠在低功耗和強大運算處理能力之間達到性能平衡。

綜上所述，TMS320C6678處理器為彈載高速實(shí)時(shí)大容量數據處理、數據傳輸和復雜算法實(shí)現提供了強大的硬件平臺基礎。其中的Keystone架構提供了一種集成了片內各種子系統的可編程平臺，該架構使用多種開(kāi)創(chuàng )性的技術(shù)和硬件組成使得芯片內部和芯片之間的數據信息傳輸達到最佳化，從而保障各種DSP資源能夠高效無(wú)縫發(fā)揮作用。這種體系架構的中樞是稱(chēng)為多核導航器的關(guān)鍵組成單元，它能夠實(shí)現各種芯片組成之間高效的數據管理，對各內核進(jìn)行管理和協(xié)調，使得DSP內核高效互聯(lián)，保證多核處理器的效能得到發(fā)揮。Teranet交換網(wǎng)絡(luò )能實(shí)現2Tbps的無(wú)阻塞信息交換，能進(jìn)行快速無(wú)沖突的內部數據傳送，多核共享存儲控制器確保處理器內核無(wú)需通過(guò)數據傳輸網(wǎng)絡(luò )就能夠直接存取共享存儲器和外部存儲器。

2 基于多核DSP的軟件設計

為了有效發(fā)揮多核DSP系統的運算處理和數據傳輸能力，獲得多核DSP實(shí)際應用系統的最佳性能，需要進(jìn)行相應的基于多核DSP的系統軟件設計，軟硬件的有機配合，確保多核DSP的功能和性能真正發(fā)揮作用。對于基于多核DSP的信息處理系統，盡管多核DSP提供了高性能硬件基礎，在系統設計過(guò)程中，需要考慮每個(gè)內核之間的任務(wù)分配和信息傳輸，因此，為充分利用多核DSP的硬件優(yōu)勢，多核DSP系統并行軟件設計是關(guān)鍵，多核DSP對軟件設計提出新的挑戰，同時(shí)也導致軟件設計理念和設計方法的改變。

TMS320C6678集成了8個(gè)DSP內核，多內核之間的任務(wù)分配和系統處理算法直接影響多核系統的性能和效率。任務(wù)分配的目的就是合理配置系統資源，設法減少DSP內核間的通訊開(kāi)銷(xiāo)。均衡負載是將系統承擔的任務(wù)合理地分配給各DSP內核，以提高系統吞吐量。顯然，減少通訊量和均衡負載是相互矛盾的，因此，系統任務(wù)分配策略也就是最大限度地減少各子系統間的通訊量，同時(shí)均衡各子系統問(wèn)的負載，以提高整個(gè)系統的性能。

為了全面挖掘多核處理器的潛力、充分利用多核處理器的優(yōu)勢，軟件設計人員必須掌握相應的并行軟件設計技術(shù)，將彈載信息處理系統任務(wù)映射到各DSP內核。任務(wù)并行是指軟件中的獨立任務(wù)同時(shí)執行。對于一個(gè)單核處理器，各單獨任務(wù)必須共享同一個(gè)處理器;而在一個(gè)多核處理器上，各任務(wù)實(shí)質(zhì)上是相互獨立運行，從而導致更高效的任務(wù)執行。

為了將彈載信息處理系統映射到多核處理器，需要識別任務(wù)的并行度并相應選擇最適宜的處理模式。彈載多核DSP系統的并行處理模式可采用數據流模式。數據流模式表現為分布式控制和執行，處理任務(wù)依次通過(guò)如同流水線(xiàn)一樣的各處理階段。每個(gè)內核使用各種算法處理一組數據，然后這些數據被傳送到另一個(gè)內核做進(jìn)一步處理。初始內核通常與一個(gè)輸入接口相連接，通過(guò)該接口可接收來(lái)自A/D轉換器或FPGA的待處理的初始數據。調度的觸發(fā)依賴(lài)于數據的可用性。由于彈載信息處理系統包含大量復雜的運算成分和信號與信息處理算法，它們互相關(guān)聯(lián)且不可能在一個(gè)內核上處理完成。采用該模型需要將復雜的處理任務(wù)劃分到各內核并確保系統具有高數據流動(dòng)速率。系統的組成通常需要被拆分并映射到多個(gè)內核中，并確保處理數據有規則地流水傳送。高速數據傳輸速率要求各內核之間具備適宜的存儲帶寬，各內核之間數據流動(dòng)是規則的，并確保數據傳送開(kāi)銷(xiāo)低。數據流處理模型如圖2所示。該處理模型要求每個(gè)處理器內核映射一個(gè)或多個(gè)任務(wù)，而各內核之間通過(guò)消息傳遞實(shí)現運行同步;各內核之間的數據傳送通過(guò)共享存儲器或DMA方式進(jìn)行。

對于多核信息處理系統，完成并行任務(wù)的辯識后，任務(wù)的映射和調度也需要精心策劃。多核并行處理系統軟件設計可以遵循四步處理法原則，即發(fā)現并行執行的機會(huì )，其核心是定義大量的小型任務(wù)，以便得到待解決問(wèn)題的高效分解;定義任務(wù)之間的信息流動(dòng)和數據傳輸;確定在多核架構上高效運行的任務(wù)組;以及將各任務(wù)映射分配到各內核中，確定每個(gè)任務(wù)將由哪個(gè)內核執行。為了提高多核系統軟件開(kāi)發(fā)效能，開(kāi)展基于嵌入式實(shí)時(shí)操作系統的軟件開(kāi)發(fā)，在操作系統和多核軟件開(kāi)發(fā)工具支持下，自動(dòng)識別任務(wù)的并行性并將各處理任務(wù)映射到單個(gè)內核，為多個(gè)實(shí)時(shí)任務(wù)合理分配資源，有效實(shí)現系統進(jìn)程管理，方便多任務(wù)程序實(shí)時(shí)調度，確保多核DSP能夠發(fā)揮最佳系統性能。

3 結束語(yǔ)

隨著(zhù)DSP技術(shù)的不斷發(fā)展和應用需求的不斷提高，單片多核處理器結構逐漸成為DSP發(fā)展的主流，單片多核處理器具有強大的多任務(wù)實(shí)時(shí)運算處理能力，同時(shí)具備數據搬移、通訊、資源共享和存儲器管理等有利于并行任務(wù)執行的豐富硬件配置，能很好地支持多任務(wù)實(shí)時(shí)并行處理。對于小尺寸、低功耗且運算處理性能要求極高的彈載信息處理系統，多核DSP使得彈載雷達信息處理能夠實(shí)時(shí)實(shí)現目標探測識別以及目標信息高分辨測量等復雜系統算法，能夠帶來(lái)性能/功耗比的大幅提升。采用多核DSP也成為彈載雷達信息處理系統的發(fā)展趨勢。對于多核DSP應用系統，軟件設計是多核DSP性能能否充分發(fā)揮的系統設計關(guān)鍵。對于基于多核DSP的彈載信息處理系統，運用數據流處理模式將系統處理任務(wù)劃分映射到各處理器內核以實(shí)現高效實(shí)時(shí)并行處理。在嵌入式實(shí)時(shí)操作系統和多核軟件開(kāi)發(fā)工具支持下，開(kāi)展基于多核DSP并行軟件開(kāi)發(fā)將成為彈載信息處理系統軟件設計的新課題。