FPGA入門(mén)者必讀寶典：詳述開(kāi)發(fā)流程每一環(huán)節的物理含義和實(shí)現目標

　　(3)從并模式

　　從上面看到，主模式下的連接還是很簡(jiǎn)單的。但是有時(shí)候，系統可能用其他微處理器來(lái)對FPGA進(jìn)行配置。這里的微處理器可以指FPGA內嵌的處理器，比如說(shuō)Nios.微處理器控制著(zhù)何時(shí)配置FPGA，從哪讀取配置文件。如圖16，這種方式的優(yōu)點(diǎn)是處理器可以靈活隨時(shí)變更FPGA配置，同時(shí)配置的速度也快。微處理器先從外部存儲設備里讀取一個(gè)字節的數，然后寫(xiě)到FPGA里。

　　圖16

　　(4)從串模式

　　理解了從并模式，從串模式就不用很多解釋了，它的特點(diǎn)就是節約FPGA管腳I/O.

　　(5)多片級聯(lián)

　　多片模式有兩種，一種是采用菊花鏈的思想，多片FPGA共享一個(gè)存儲器，另外一個(gè)是可以使用其他存儲器配置不同的FPGA.如果所示是一個(gè)共享型的結構，顯示啟動(dòng)了。這里分主FPGA和從FPGA，主FPGA和存儲器是使用串行主模式來(lái)配置，而后面那個(gè)的配置是通過(guò)第一配置好的FPGA上微處理器進(jìn)行協(xié)調的。

　　圖17

　　5.8.4模式選擇

　　現今FPGA應該可以支持上面五種配置模式，是通過(guò)3個(gè)模式引腳來(lái)實(shí)現的，具體的映射如下表，在今后模式還是有可能增加的。

　　在PS模式下，如果你用電纜線(xiàn)配置板上的FPGA芯片，而這個(gè)FPGA芯片已經(jīng)有配置芯片在板上，那你就必須隔離纜線(xiàn)與配置芯片的信號。一般平時(shí)調試時(shí)不會(huì )把配置芯片焊上的，這時(shí)候用纜線(xiàn)下載程序。只有在調試完成以后，才把程序燒在配置芯片中，然后將芯片焊上?；蛘吲渲眯酒褪强梢苑奖闳∠潞干系哪欠N。這樣出了問(wèn)題還可以方便地調試。。

　　對FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通過(guò)一條下載線(xiàn)進(jìn)行燒寫(xiě)的話(huà)，那么開(kāi)始的"nCONFIG，nSTATUS"應該上拉，要是考慮多種配置模式，可以采用跳線(xiàn)設計。讓配置方式在跳線(xiàn)中切換，上拉電阻的阻值可以采用10K一般在做FPGA實(shí)驗板的時(shí)候，用AS+JTAG方式，這樣可以用JTAG方式調試，而最后程序已經(jīng)調試無(wú)誤了后，再用AS模式把程序燒到配置芯片里去。

　　5.9開(kāi)發(fā)工具總結

　　在圍繞圖1把FPGA開(kāi)發(fā)流程講完后，這里對每個(gè)環(huán)節中設計的相關(guān)軟件進(jìn)行總結，如下表所示。畢竟充分利用各種工具的特點(diǎn)，進(jìn)行多種EDA工具的協(xié)同設計，對FPGA的開(kāi)發(fā)是非常重要的。充分利用了這些EDA工具的優(yōu)點(diǎn)，能夠提高開(kāi)發(fā)效率和系統性能。

　　表中列出的每種EDA工具都有自己的特點(diǎn)。一般由FPGA廠(chǎng)商提供的集成開(kāi)發(fā)環(huán)境，如Altera Quartus II和Xilinx ISE，在邏輯綜合和設計仿真環(huán)節都不是非常優(yōu)秀，因此一般都會(huì )提供第三方EDA工具的接口，讓用戶(hù)更方便地利用其他EDA工具。為了提高設計效率，優(yōu)化設計結果，很多廠(chǎng)家提供了各種專(zhuān)業(yè)軟件，用以配合FPGA芯片廠(chǎng)家提供的工具進(jìn)行更高效的設計。

　　比較常見(jiàn)的使用方式是：FPGA廠(chǎng)商提供的集成開(kāi)發(fā)環(huán)境、專(zhuān)業(yè)邏輯仿真軟件、專(zhuān)業(yè)邏輯綜合軟件一起使用，進(jìn)行多種EDA工具的協(xié)同設計。比如Quartus II+ModelSim+FPGA Compiler II，ISE+ModelSim+Synplify Pro等等。