數字電路中的競爭與冒險

　　在了解競爭與冒險之前，先從一個(gè)很簡(jiǎn)單的電路入手。

　　上面這個(gè)電路中，整個(gè)電路由非門(mén)G1和與門(mén)G2構成，輸入輸出之間不存在任何形式的反饋，亦不存在存儲電路，所以這個(gè)電路是個(gè)組合邏輯電路。

　　輸入信號為A，輸出信號為L(cháng)，G1門(mén)的輸出為 。

　　每個(gè)門(mén)電路從輸入激勵出現到輸出響應，會(huì )有一定的時(shí)間延遲，這個(gè)時(shí)間通常叫做門(mén)電路的開(kāi)關(guān)延遲時(shí)間。

　　制造工藝、門(mén)的種類(lèi)甚至制造時(shí)微小的工藝偏差，都會(huì )引起這個(gè)開(kāi)關(guān)延遲時(shí)間的變化，是一個(gè)非常隨機離散的常量，這里只需要知道有這么個(gè)時(shí)間差存在。

　　OK，回到電路中來(lái)，了解數字電路的朋友應該很快會(huì )得到輸出的表達式： ，按照這個(gè)表達式，L應該輸出一個(gè)恒定的低電平或者說(shuō)邏輯“0”才對。

　　可是實(shí)際情況真的是這樣嗎?

　　如果考慮上面提到的門(mén)電路延遲時(shí)間，可以發(fā)現，一切都變了，如下圖：

　　信號A通過(guò)G1門(mén)，由于G1門(mén)的延遲時(shí)間的存在，會(huì )導致G1門(mén)的輸出 會(huì )落后于A(yíng)一個(gè)極微小的時(shí)間到達G2門(mén)的輸出端，這樣就導致A和 的信號波形之間有一個(gè)極小的“錯位”，正是由于這個(gè)“錯位”的存在，使得輸出L在“錯位”的瞬間輸出了理論上本不應該出現的高電平(邏輯“1”)，如圖中虛線(xiàn)對應的紅色電平區域。這種窄脈沖或者叫毛刺的出現，會(huì )對后級邏輯電路產(chǎn)生不可預計的影響，特別是在一些高速的數字電路中。

　　從上面的分析，不難得出結論，如果門(mén)電路的多個(gè)輸入信號到達輸入端的時(shí)間不同，就有可能引起輸出邏輯的錯亂。

　　為什么會(huì )到達時(shí)間不同呢?不外乎就是，不同信號通過(guò)的路徑不同，相同工藝制造條件下，輸入信號傳輸到指定輸入端的傳輸路徑上的門(mén)電路越多，需要消耗的時(shí)間也就越多，如果每個(gè)信號的路徑差異都比較大，到達指定輸入端的信號就會(huì )有先后，輸出就有可能出現邏輯錯誤。當然，一些PCB走線(xiàn)的寄生效應也會(huì )引起這種現象，這里不討論。

　　OK，把上面的思考歸納一下。

　　在數字電路中，信號由于經(jīng)由不同路徑傳輸達到某一匯合點(diǎn)的時(shí)間有先有后的現象，就稱(chēng)之為競爭，英文名Race;由于競爭現象所引起的電路輸出發(fā)生瞬間錯誤的現象，就稱(chēng)之為冒險，英文名Hazard或者Risk。英文名字還是相對比較好理解，想象一下，兩個(gè)成績(jì)完全一樣的跨欄運動(dòng)員(racer)，同時(shí)跑110米欄，一個(gè)跑11個(gè)欄，一個(gè)跑20個(gè)欄，最后肯定不會(huì )同時(shí)到達終點(diǎn);而Hazard或者Risk，則指未來(lái)可能存在的危機和風(fēng)險。不得不感慨，有些東西，還是看鳥(niǎo)文比較好理解。

　　但是需要注意的是，競爭和冒險之間的關(guān)系。有競爭不一定有冒險，但出現了冒險就一定存在競爭。如果信號的傳輸途徑不同,或各信號延時(shí)時(shí)間的差異，信號變化的互補性等原因都很容易產(chǎn)生冒險現象。

　　該如何規避這種競爭與冒險所帶來(lái)的電路設計失敗風(fēng)險呢?下次再聊。